基于网络流的高效VLSI子阵列重构

论文摘要

为了提高构造高性能目标阵列的求解速度,提出一种基于网络流思想的改进型高效算法。该算法采用一种带有数据结构的高效网络模型来减少模型的结点规模。在新的模型基础上,该算法可以在一次迭代中同时找出多条最短路径,减少运行时间,从而提高高性能目标阵列重构速度。实验结果表明,在保证得到高性能目标阵列的前提下,该算法比其他现有算法更高效。

论文目录

• 1 处理器阵列结构与问题描述
•   1.1 阵列结构
•   1.2 问题描述
• 2 算法改进
•   2.1 主阵列到网络模型的转换
•   2.2 网络流改进算法
• 3 仿真实验与分析
• 4 结束语

文章来源

类型: 期刊论文

作者: 黄弼胜,钱俊彦

关键词: 重构,网络流,算法,处理器阵列,容错

来源: 桂林电子科技大学学报 2019年06期

年度: 2019

分类: 信息科技

专业: 无线电电子学

单位: 桂林电子科技大学计算机与信息安全学院

基金: 国家自然科学基金(61562015),广西自然科学基金(2018GXNSFDA138003),桂林电子科技大学研究生教育创新计划(2017YJCX51)

分类号: TN47

DOI: 10.16725/j.cnki.cn45-1351/tn.2019.06.007

页码: 466-470

总页数: 5

文件大小: 227K

下载量: 21