通常用一组反向时钟在数字集成电路设计领域中具体应用时，可能会设置一个固定的复位端，也就是说要么时钟信号高电平时复位端释放，要么时钟信号低电平时复位端释放，如果一组反向时钟一定频率就会出现同时高电平，并且一定频率就会出现低电平，这样对电路的正常运行是极为不利的，因为复位端可能会被错误触发，增加系统的不稳定性，甚至导致整个电路瘫痪。为了解决以上问题，本实用新型提出一种不存在低电平交集的反向时钟发生电路，其通过复位端Reset、两个与非门以及延时器的组合，使得时钟发生电路的两个时钟信号产生延时和反向，保证了反向时钟在低电平时不会发生交集，从而使得数字集成电路设计多了一些选择性。
申请码:申请号:CN201921167418.6
申请日:2019-07-24
公开号:公开日:国家:CN
国家/省市:32(江苏)
授权编号:CN209879362U
授权时间:20191231
主分类号:G06F1/04
专利分类号:G06F1/04;G06F1/24
范畴分类:40B;
申请人:苏州大学
第一申请人:苏州大学
申请人地址:215000 江苏省苏州市相城区济学路8号
发明人:李富华;戴晶星;吴庆;殷嘉琳
第一发明人:李富华
当前权利人:苏州大学
代理人:刘尚轲
代理机构:32281
代理机构编号:江苏昆成律师事务所 32281
优先权:关键词:当前状态:审核中
类型名称:外观设计
本文来源: https://www.lunwen90.cn/article/9b7c46e432d7d020384dda64.html