芯片原子钟磁屏蔽系统的设计与仿真

论文摘要

为解决外部杂散磁场引起芯片原子钟跃迁谱线频移的问题,设计一款可用于原子钟测试实验的磁屏蔽装置.利用Matlab软件研究各结构参数对圆柱体磁屏蔽轴向屏蔽效能和球体磁屏蔽屏蔽效能的影响并进行比较,得出球体屏蔽效果优于圆柱体轴向屏蔽效果的结论.使用有限元软件Maxwell对4个3层圆柱体和球体嵌套模型进行建模仿真,研究其内部剩余磁场大小和均匀度小于1%的区域.仿真结果表明,4个嵌套模型内部剩余磁场均小于10pT,满足原子钟对内部磁场的要求.其中,1层球体和2层圆柱体嵌套模型屏蔽效能可达139.04dB,具有最大的均匀度小于1%的范围约为22mm,可成为制作磁屏蔽的理想选择.该研究对磁屏蔽模型的设计提供了理论依据,为后续设计小尺寸磁屏蔽具有重要指导意义.

论文目录

• 0 引言
• 1 理论分析
•   1.1 磁屏蔽原理
•   1.2 多层磁屏蔽装置屏蔽系数
•   1.3 屏蔽材料的选择
• 2 磁屏蔽装置参数设计及仿真
•   2.1 磁屏蔽装置参数设计
•   2.2 仿真与分析
• 3 结论

文章来源

类型: 期刊论文

作者: 胡旭文,李云超,张璐,牟仕浩,张开放,刘召军,张彦军,闫树斌

关键词: 芯片原子钟,频移,屏蔽效能

来源: 测试技术学报 2019年04期

年度: 2019

分类: 工程科技Ⅱ辑,信息科技

专业: 电力工业

单位: 中北大学仪器与电子学院

基金: 国家重点基础发展计划资助项目(2017YFB0503200),山西省自然基金资助项目(201701D121065)

分类号: TM935.115

页码: 334-339

总页数: 6

文件大小: 286K

下载量: 123