导读:本文包含了高层次综合论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:高层次,算法,译码,可编程,门阵列,卷积,奇偶。
高层次综合论文文献综述
彭鑫磊,余乐[1]（2019）在《基于高层次综合的卷积神经网络设计与优化方法研究》一文中研究指出本文基于FPGA高层次综合的设计方法学,在ZYNQ-7020上实现了一个卷积神经网络加速器.采用循环展开和并行流水的设计方法对卷积核运算进行优化,均衡了所占用逻辑资源及运算效率,从而实现加速器的最优性能.通过MINST数据集在100MHz的工作频率下对加速器进行性能测试,结果表明:对单张图片,该加速器相对于通用平台ARM A9可实现3.77倍加速,而对1000张图片的流式处理可实现高达6.14倍加速.(本文来源于《微电子学与计算机》期刊2019年08期）
张志芳,朱鹏景,朱铁林,赵旦峰[2]（2019）在《码率兼容的LDPC译码器高层次综合实现》一文中研究指出针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度等方面进行调整和优化以适应硬件环境.然后利用高层次综合工具在接口综合、循环优化、数组优化等方面进一步优化,提高译码模块的资源利用率和数据吞吐率.最后通过C综合实现算法的RTL级描述.联合仿真结果表明,用高层次综合工具实现LDPC译码器在大大缩短开发周期的前提下,仍然具有优异的译码性能.(本文来源于《微电子学与计算机》期刊2019年05期）
蔡红艳,杜涛,孟祥刚,李国峰,梁科[3]（2018）在《基于高层次综合工具的BIST控制器设计》一文中研究指出存储器内建自测试(MBIST)技术在存储器测试中具有广泛应用,针对传统寄存器传输级描述语言设计BIST控制器的过程相对繁琐、专用EDA工具定义算法的灵活性差和电路结构固定等问题,提出采用高层次综合工具设计BIST控制器的方法。以SRAM为对象,采用C语言描述MARCH算法,并采取端口分配、流水线优化和数组分割等优化方案完善设计。最后借助FPGA平台验证评估了高层次综合工具输出的RTL级代码电路的功能可靠性和规模可控性。相对于传统的两种方法,摆脱了算法实现和电路结构设计的局限性,缩短了算法实现周期。(本文来源于《电子技术应用》期刊2018年08期）
杨振学,王欢[4]（2018）在《RS译码的高层次综合实现》一文中研究指出采用高层次综合技术实现RS译码电路,通过对RS译码C代码结构不同层次的优化,包括循环展开、求余简化、数据存储优化及算法结构优化等,探索了不同的结构对于综合后硬件电路性能和资源的影响。与传统RTL设计相比,使用高层次综合技术进行RTL设计大大节省了设计时间,减少了硬件的设计难度,降低了整体电路的设计风险。(本文来源于《计算机与网络》期刊2018年12期）
肖成龙,林军,王珊珊,王宁[5]（2018）在《面向高层次综合的自定义指令自动识别方法》一文中研究指出针对在高层次综合(HLS)过程中性能提升、功耗降低困难等问题,提出了一种面向高层次综合的自定义指令自动识别方法。在高层次综合过程之前实现对自定义指令的枚举和选择,从而为高层次综合提供通用的自定义指令识别方法。首先,将高层次源代码转换为控制数据流图(CDFG),实现了对源代码的预处理;其次,基于控制数据流图内的数据流图(DFG),采用子图枚举算法以自底而上的方式枚举出所有连通凸子图,有效提高了用户可灵活修改约束条件的能力;然后,分别从面积、性能和代码量叁个角度考虑,利用子图选择算法选择部分最佳子图作为最终的自定义指令;最后,用所选的自定义指令重新生成新代码作为高层次综合工具的输入。与传统高层次综合相比,采用基于出现频率的模式选择可平均减少19.1%的面积,采用基于关键路径的子图选择可平均减少22.3%的时延。此外,与TD算法相比,所提算法的枚举效率平均提升70.8%。实验结果表明,自定义指令自动识别方法使高层次综合在电路设计中能够显着地提升性能,减少面积和代码量。(本文来源于《计算机应用》期刊2018年07期）
陈宝林[6]（2018）在《基于遗传算法的高层次综合优化方法研究》一文中研究指出随着集成电路的迅猛发展,嵌入式FPGA除了具有低功耗、高性能和可重新配置外,还可以支持使用任意的制造工艺以及任意应用的调控尺寸大小,嵌入式FPGA IP核技术,更是方便了开发者对其架构和高层次综合设计空间进行探索。人工智能热潮后,卷积神经网络瞬间成为学术界和工业界的焦点,但由于计算量庞大,使得无法在普通的计算机或嵌入式设备上进行实时处理。此外,基于现有的各种C/C++编写的算法,比如立体匹配算法、DCT和FIR等,这些算法应用领域广,特别在数字处理领域(如通讯或图象处理),但也存在着计算量大的问题。因此,很有必要提出一种基于高层次综合优化策略搜索的系统架构,以便将不同领域内的各种算法自动化综合成硬件描述语言或者IP核,实现算法的硬件加速。本文通过研究国内外现状以及对几种核心算法在高层次综合(High Level Synthesis,HLS)下的优化策略实验分析,设计了一种基于遗传算法的高层次综合优化策略搜索的系统架构,提出了仿射划分算法在HLS依赖分析的应用,实现了自动生成TCL文件、提取数据报表的有用信息以及自动优化策略探索,并自行设计了适应度函数和遗传算法的操作算子。最后,通过实验分析与对比证明了该系统架构的有效性。(本文来源于《福建师范大学》期刊2018-03-19）
谢晓燕,张玉婷,刘镇弢[7]（2018）在《高层次综合特征检测算法的FPGA实现》一文中研究指出针对机器视觉领域中图像处理系统实时性要求高,传统FPGA设计开发周期长等问题,高层次综合(High level synthesis,HLS)提供了一种新的加速机器视觉算法的思路。基于Xilinx公司推出的ZC706开发平台,选择机器视觉中广泛应用的Sobel边缘检测算法、Harris角点检测算法作为加速对象,在SDSo C环境下采用流水线优化、循环展开、软硬件并行、行缓冲(Line buffer)和窗口缓冲(Window buffer)协同处理等优化方法实现了算法的硬件加速。实验结果表明,相比在ARM平台上的软件实现方式,基于HLS的FPGA实现对Sobel、Harris算法的加速比分别达到了7.37、19.41,满足了机器视觉领域的实时性需求。(本文来源于《实验室研究与探索》期刊2018年01期）
叶海雄,陶宁蓉,匡兴红,吕春峰,王世明[8]（2017）在《基于Catapult C高层次综合工具平台优化运动检测算法的研究》一文中研究指出以视频监控设备作为应用背景,针对全自动视频监控装置能耗高的问题,在硬件So C设计层面,通过利用Catapult C高层次综合工具优化视频算法Sigma-Delta(ΣΔ)的方法以改善电路能耗。即在视频图像中提取有效背景与基准背景进行差分运算,找出运动目标区域并二值处理,使用形态学开运算先腐蚀后膨胀操作以消除区域噪音。实验结果表明,在高层次综合工具平台上同时优化硬件资源与软件算法的方法,能使电路的性能提高9倍,能耗降低9.15倍,达到国际领先水平,满足高性能、低能耗的视频监控电路设计要求。(本文来源于《电子设计工程》期刊2017年14期）
张望,贾佳,孟渊,白旭[9]（2017）在《基于高层次综合的AES算法研究与设计》一文中研究指出由于对广泛使用的AES算法的性能要求越来越高,基于软件的密码算法已经越来越难以满足高吞吐量密码破解的需求,因此越来越多的算法利用现场可编程逻辑门阵列(FPGA)平台进行加速。针对AES算法在FPGA硬件上存在的开发复杂度高且开发周期长等问题,采用高层次综合(HLS)设计方法,使用高级程序语言描述并设计AES硬件加速算法。首先利用循环展开等提高运算并行度;其次使用资源平衡技术进行优化,充分利用片上存储和电路资源;最后添加全流水结构,提高整体设计的时钟频率和吞吐量,同时也详细对比分析基准设计、利用结构展开、资源均衡以及流水线优化方法的设计。经过实验表明,在Xilinx xc7z020clg484 FPGA芯片上,最终AES算法的时钟频率最高达到127.06 MHz,而吞吐量达到了16.26 Gb/s,较之基准的AES设计,性能提升了叁个数量级。(本文来源于《计算机应用》期刊2017年05期）
孟祥刚,陈瑶,高腾,梁科,李国峰[10]（2017）在《FFT算法硬件模块的高层次综合实现与优化》一文中研究指出针对传统硬件描述语言对模型和算法的结构调整及优化结果对比存在难度大、开发周期长等不足,提出了利用高层次综合的方法进行算法的硬件模块设计。以基于时间抽取的16点基-2FFT为例,利用C语言对算法进行描述,通过循环展开、数组分割、乘法简化、单个时钟周期长短调整等优化方式对设计结果进行探索。探索结果表明,通过更改C语言数据类型和代码结构,能够快速实现不同性能要求的硬件方案设计,与传统寄存器传输级(RTL)实现相比,大大降低了算法模块的设计难度,缩短了开发周期,便于探索硬件设计过程中的各种可能性。(本文来源于《微电子学》期刊2017年02期）
高层次综合论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度等方面进行调整和优化以适应硬件环境.然后利用高层次综合工具在接口综合、循环优化、数组优化等方面进一步优化,提高译码模块的资源利用率和数据吞吐率.最后通过C综合实现算法的RTL级描述.联合仿真结果表明,用高层次综合工具实现LDPC译码器在大大缩短开发周期的前提下,仍然具有优异的译码性能.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高层次综合论文参考文献
[1].彭鑫磊,余乐.基于高层次综合的卷积神经网络设计与优化方法研究[J].微电子学与计算机.2019
[2].张志芳,朱鹏景,朱铁林,赵旦峰.码率兼容的LDPC译码器高层次综合实现[J].微电子学与计算机.2019
[3].蔡红艳,杜涛,孟祥刚,李国峰,梁科.基于高层次综合工具的BIST控制器设计[J].电子技术应用.2018
[4].杨振学,王欢.RS译码的高层次综合实现[J].计算机与网络.2018
[5].肖成龙,林军,王珊珊,王宁.面向高层次综合的自定义指令自动识别方法[J].计算机应用.2018
[6].陈宝林.基于遗传算法的高层次综合优化方法研究[D].福建师范大学.2018
[7].谢晓燕,张玉婷,刘镇弢.高层次综合特征检测算法的FPGA实现[J].实验室研究与探索.2018
[8].叶海雄,陶宁蓉,匡兴红,吕春峰,王世明.基于CatapultC高层次综合工具平台优化运动检测算法的研究[J].电子设计工程.2017
[9].张望,贾佳,孟渊,白旭.基于高层次综合的AES算法研究与设计[J].计算机应用.2017
[10].孟祥刚,陈瑶,高腾,梁科,李国峰.FFT算法硬件模块的高层次综合实现与优化[J].微电子学.2017
论文知识图
![一5放置和布线的示意图[2]](/uploads/article/2020/01/05/4d16e516cc5708ef58a9e315.jpg)