9kHz-6GHz射频信号源中频硬件控制系统及装置论文和设计-万耿华

全文摘要

本实用新型公开了一种9kHz‑6GHz射频信号源中频硬件控制系统及相关装置，属于数字电路设计与相关控制应用领域。它包括ARM芯片、FPGA芯片、中频信号产生电路和系统电源电路，所述ARM芯片通过通信总线与所述FPGA芯片连接，所述FPGA芯片通过通信总线与所述中频信号产生电路连接，所述系统电源电路为所述9kHz‑6GHz射频信号源中频硬件控制系统供电，本实用新型可以满足频率范围为9kHz‑6GHz射频信号源的设计需求，实现用户所需求的各种功能的射频信号输出。

主设计要求

1.一种9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：包括ARM芯片、FPGA芯片、中频信号产生电路和系统电源电路，所述ARM芯片通过通信总线与所述FPGA芯片连接，所述FPGA芯片通过通信总线与所述中频信号产生电路连接，所述系统电源电路为所述9kHz-6GHz射频信号源中频硬件控制系统供电。

设计方案

2.根据权利要求1所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述ARM芯片分别连接有LCD显示电路、对外通信接口电路、SDRAM内存单元和\/或非易失性存储单元。

3.根据权利要求2所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述对外通信接口电路包括RS232电平串口通信电路和\/或USB口通信电路和\/或网口通信电路。

4.根据权利要求2所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述非易失性存储单元为Flash，所述Flash使用SPI通信接口。

5.根据权利要求1所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述FPGA芯片分别连接有射频控制接口电路和模拟低频采样电路。

6.根据权利要求5所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述模拟低频采样电路使用位宽12bits、采样率10MSPS的模数转换器。

7.根据权利要求1所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述中频信号产生电路包括DDS芯片和DDS芯片的外围电路，所述DDS芯片的外围电路连接于所述DDS芯片，所述DDS芯片的外围电路包括DDS参考时钟产生电路。

8.根据权利要求7所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述DDS芯片内置有数字模拟转换器、时钟乘法器电路、数字滤波器和DSP功能电路。

9.根据权利要求7所述的9kHz-6GHz射频信号源中频硬件控制系统，其特征在于：所述DDS芯片的工作时钟频率为1GHZ。

10.一种9kHz-6GHz射频信号源中频硬件控制装置，其特征在于：包括权利要求1-9任意一项所述的9kHz-6GHz射频信号源中频硬件控制系统。

设计说明书

技术领域

本实用新型属于数字电路设计与相关控制应用领域，具体地说，涉及一种9kHz-6GHz射频信号源中频硬件控制系统及相关装置。

背景技术

当前通信电子测量技术的发展，对源频率准确度和稳定度要求很高，同时有大带宽信号的各种调制功能需求。近年来直接频率合成技术(Direct Digital Synthesize，简称DDS)快速发展，使源信号输出具有相位噪声低、捷变速率高、频率分辨率高、输出相位连续等特点。 DDS技术与谐振方式不同，它是以高稳定和高准确度的频率源为参考基准，经过加减乘除基本运算技术或数字信号处理技术处理后，输出大量离散频率信号。这种技术除具有明显的性能优势外，基于其全数字结构也造成了其主要缺点：其一，根据取样定量，输出信号的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件(如DAC、ROM)的速度限制；其二，DDS输出信号中杂散寄生分量大，其中输出高频尤其，它无法达到PLL频率合成的频谱纯度；其三，DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出，DDS就有局限性。

公开号为CN205982623U的实用新型专利公开了一种模拟海上实战复杂电磁环境的舷外有源干扰射频源，包括：cPCI机箱、嵌入式实时控制系统板卡、前IO板卡、中频信号处理板卡、cPCI背板、cPCI电源、下变频单元、频综单元、上变频单元、电源、系统后IO板卡、二次背板和变频单元背板。该实用新型的优点在于能够覆盖8GHz-18GHz频段且信号干扰样式多样化，但是，该实用新型所覆盖的频段有限，并不能覆盖频率范围为9kHz-6GHz的射频信号源。

因此，如何设计一种射频信号源中频硬件控制系统，使其满足频率范围为9kHz-6GHz射频信号源的设计需求，是目前需要解决的一个难题。

实用新型内容

1、要解决的问题

针对如何设计一种射频信号源中频硬件控制系统，使其满足频率范围为9kHz-6GHz射频信号源的设计需求，本实用新型提供一种9kHz-6GHz射频信号源中频硬件控制系统及相关装置，本实用新型能够实现用户所需求的各种功能的射频信号输出。

2、技术方案

为解决上述问题，本实用新型采用如下的技术方案。

一种9kHz-6GHz射频信号源中频硬件控制系统，包括ARM芯片、FPGA芯片、中频信号产生电路和系统电源电路，所述ARM芯片通过通信总线与所述FPGA芯片连接，所述FPGA 芯片通过通信总线与所述中频信号产生电路连接，所述系统电源电路为所述9kHz-6GHz射频信号源中频硬件控制系统供电。

作为优选方案，所述ARM芯片分别连接有LCD显示电路、对外通信接口电路、SDRAM内存单元和\/或非易失性存储单元。

作为优选方案，所述对外通信接口电路包括RS232电平串口通信电路和\/或USB口通信电路和\/或网口通信电路。

作为优选方案，所述Flash使用SPI通信接口。

作为优选方案，所述FPGA芯片分别连接有射频控制接口电路和模拟低频采样电路。

作为优选方案，所述模拟低频采样电路使用位宽12bits、采样率10MSPS的模数转换器。

作为优选方案，所述中频信号产生电路包括DDS芯片和DDS芯片的外围电路，所述DDS 芯片的外围电路连接于所述DDS芯片，所述DDS芯片的外围电路包括DDS参考时钟产生电路。

作为优选方案，所述DDS芯片内置有数字模拟转换器、时钟乘法器电路、数字滤波器和 DSP功能电路。

作为优选方案，所述DDS芯片的工作时钟频率为1GHZ。

一种9kHz-6GHz射频信号源中频硬件控制装置，包括9kHz-6GHz射频信号源中频硬件控制系统。

3、有益效果

相比于现有技术，本实用新型的有益效果为：

(1)本实用新型针对公司对频率范围为9kHz-6GHz射频信号源的实际设计需求，使用高性能FPGA和ARM芯片为硬件基础构架，辅以中频信号产生电路，生成中频载波频率下的捷变正弦波形，最终实现用户所需求的各种功能的射频信号输出；

(2)本实用新型的ARM芯片分别连接有LCD显示电路、对外通信接口电路、SDRAM 内存单元和\/或非易失性存储单元，用于处理用户的各种操作需求；在对外通信接口电路的设置上，设置有多种通信接口电路，可以满足用户多种需求；

(3)本实用新型的FPGA芯片分别连接有射频控制接口电路和模拟低频采样电路，射频控制接口电路为各功能单元电路提供带隔离驱动级的IO电平控制，模拟低频采样电路采用位宽12bits、采样率10MSPS的模数转换器,用于采样外部如音频等低频模拟信号；

(4)本实用新型的中频信号产生电路包括DDS芯片和DDS芯片的外围电路，DDS芯片的外围电路包括DDS参考时钟产生电路，DDS芯片内置有数字模拟转换器、时钟乘法器电路、数字滤波器和DSP功能电路，DDS芯片和数字模拟转换器组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHZ的频率下生成频率捷变正旋波形；

(5)本实用新型提供了一种9kHz-6GHz射频信号源中频硬件控制装置，利用本实用新型所提出的9kHz-6GHz射频信号源中频硬件控制系统，使得该中频硬件控制装置结构简单、设计合理、易于制造。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例。对于本领域的技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本实用新型9kHz-6GHz射频信号源中频硬件控制系统的原理框图。

具体实施方式

本实用新型实施例提供了一种9kHz-6GHz射频信号源中频硬件控制系统及相关装置，用于满足频率范围为9kHz-6GHz射频信号源的设计需求。

为使得本实用新型的发明目的、特征和优点能够更加的明显和易懂，下面将参考附图和具体实施例，来详细说明本发明。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。

一种9kHz-6GHz射频信号源中频硬件控制系统，可根据用户使用设定需求，使用高性能 FPGA芯片进行数字信号各种调制算法处理，将处理后数据通过外部存储控制器EMC通信总线传输至高性能直接数字频率合成器DDS芯片，使该芯片输出特定中频信号，再经射频部分电路变频至用户设定的载波频率上。处理用户各种设定需求的任务由ARM芯片执行，其负责整个系统外围接口功能，诸如人机互动控制显示、支持R2232\/USB\/Ethernet通信实现远程控制、系统环境温度检测等功能。

下面请参考图1，对本实用新型进行详细介绍：

该9kHz-6GHz射频信号源中频硬件控制系统主要包括ARM芯片、FPGA芯片、中频信号产生电路和系统电源电路，所述ARM芯片通过通信总线与所述FPGA芯片连接，所述FPGA芯片通过通信总线与所述中频信号产生电路连接，所述系统电源电路为所述9kHz-6GHz射频信号源中频硬件控制系统供电。

中频信号产生电路包括DDS芯片和DDS芯片的外围电路，DDS芯片的外围电路连接于DDS芯片，DDS芯片的外围电路包括有DDS参考时钟产生电路，中频信号产生电路的 DDS芯片工作时钟频率为1GHz，由集成VCO的频率合成器芯片输出；FPGA芯片可通过串行总线接口编程配置该DDS芯片内部控制寄存器，也可通过并行总线传送调制数据信息给该芯片，使其输出带载波的中频信号。

上述DDS芯片，优选高性能的DDS芯片，且该DDS芯片内置14bit有数字模拟转换器、时钟乘法器电路、数字滤波器和其它DSP功能电路，支持高达1GSPS的采样速率。其采用高级DDS专利技术，在不牺牲性能的前提下可极大降低功耗。DDS和数字模拟转换器组合构成数字可编程的高频模拟输出频率合成器，能够在高达400MHz的频率下生成频率捷变正弦波形。其内部集成的静态RAM，可支持频率、相位和幅度调制的多种组合；该DDS芯片内置的高速并行数据输入端口能实现频率、相位、幅度或极点的直接调制，以实现更高级的调制功能；

其中，数字模拟转换器(Digital-to-analog converter，简称DAC)是一种将数字信号转换为模拟信号(以电流、电压或电荷的形式)的设备与ADC相对应，它可以将离散的数字信号转换为连续变化的模拟信号。

FPGA芯片连接有其外围电路，FPGA芯片的外围电路包括有射频控制接口电路和模拟低频采样电路，FPGA芯片及其外围电路主要根据用户设定需求，选择性控制DDS单元输出单音或者带各种调制信息的中频信号。各种调制信息的数据均是在基带信号数据的基础上进行如插值和滤波等数字信号处理，然后将结果通过并口总线传输给DDS芯片。基带的信号产生可根据内部的调制函数计算得到，也可以通过ADC采样外部模拟低频信号得到。

其中，射频控制接口电路为信号源射频部分各功能单元电路提供带隔离驱动级的IO电平控制。诸如各级本振单元信号输出控制、预滤波通道开关选择控制、各级射频通道放大器与衰减器工作状态控制、以及中频信号通道放大器与衰减器工作状态控制等；

模拟低频采样电路使用位宽12bits、采样率10MSPS的模数转换器(Analog-to-Digital Converter，简称ADC)用于采样外部如音频等低频模拟信号。采样后的基带数字信号送至 FPGA内部进行滤和波插等数字信号处理，再根据用户设定信号输出的调制类型的相关参数，进一步的数据处理后数据送至DDS芯片，最终将外部采样的低频信号的数据信息调制到中频载波信号上输出。

ARM芯片及其外围电路主要功能是处理用户各种操作需求，将用户设定需求任务经指令解析后，将具体控制信息通过EMC通信总线传送至FPGA芯片，最终由FPGA芯片控制中频信号输出和射频变频通道相关参数的设定；

需要说明的是，上述ARM芯片的外围电路主要有LCD显示驱动电路、对外通信接口电路、SDRAM内存单元和\/或非易失性存储单元(用于系统校准数据和出厂配置信息等相关参数的存储)以及一些基本外围电路，例如用于系统时钟、复位、电源供电的一些基本外围电路。

需要说明的是，对外通信接口电路包括有RS232电平串口通信电路、USB口通信电路以及网口通信电路，在对外通信接口电路的设置上，设置有多种通信接口电路，可以满足用户多种需求；

SDRAM内存单元全称为Synchronous Dynamic Random Access Memory，同步动态随机存储器，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与EDO内存相比速度能提高50％。SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高，本实用新型实施例将容量为128Mbits的SDRAM 内存单元用于射频信号源中频硬件控制系统中，使用SDRAM内存单元可以大幅度提高读取效率，提高射频信号源中频硬件控制系统的性能；

需要说明的是，本实用新型实施例中的非易失性存储单元优选Flash闪存单元，Flash闪存单元作为一种非易失性(Non-Volatile)内存，数据删除不是以单个的字节为单位而是以固定的区块为单位，在没有电流供应的条件下也能够长久地保持数据，其存储特性相当于硬盘，存储可靠性强，将其用于本实用新型的9kHz-6GHz射频信号源中频硬件控制系统中，可以提高射频信号源中频硬件控制系统的稳定性，本实用新型中实施例所使用的Flash闪存单元具体为容量为32Mbits、吞吐量高达40Mbps的四通道SPI闪存单元；

需要说明的是，本实用新型实施例中的ARM芯片为NXP公司Cortex-M4和Cortex-M0双内核的LPC4357JET256，该ARM芯片最高工作频率204MHz。ARM Cortex-M4内核CPU 采用3级流水线和哈佛架构，具有独立的本地指令和数据总线以及用于系统外设的第三总线，同时还包含一个支持不确定分支操作的内部预取单元。ARM Cortex-M4支持单周期数字信号处理和SIMD指令且内核集成硬件浮点处理器。ARM芯片与FPGA芯片通信采用外部存储控制器EMC通信总线，总线数据位为32bit，最高总线时钟为204Mbps。

本实用新型实施例中的射频信号源中频硬件控制系统由系统电源电路进行供电，该射频信号源中频硬件控制系统支持9-17V宽电压输入，经开关电源输出标称值5V的电压。该5V 电压经3路∏型滤波处理分别提供给DDS芯片与低频ADC芯片采样等模拟单元电路供电、 ARM芯片以及FPGA芯片单元电路供电。其中ARM芯片与FPGA芯片单元电路的5V电压又分别经过多路开关电源电路处理达到芯片工作各种电压需求，而模拟部分的5V电压为避免开关电源引入开关频率对采样信号的干扰，各路需求电压均采用线性降压电路处理。

本实用新型工作原理如下：该射频信号源中频硬件控制系统，可根据用户使用设定需求，使用高性能FPGA芯片进行数字信号各种调制算法处理，将处理后数据通过外部存储控制器 EMC通信总线传输至高性能直接数字频率合成器DDS芯片，使该芯片输出特定中频信号，再经射频部分电路变频至用户设定的载波频率上。处理用户各种设定需求的任务由ARM芯片执行，其负责整个系统外围接口功能，诸如人机互动控制显示、支持R2232\/USB\/Ethernet 通信实现远程控制、系统环境温度检测等功能。

本实用新型同时公开了一种9kHz-6GHz射频信号源中频硬件控制装置，利用本实用新型上述实施例所提出的9kHz-6GHz射频信号源中频硬件控制系统，使用高性能FPGA芯片进行数字信号各种调制算法处理，将处理后数据通过外部存储控制器EMC通信总线传输至高性能直接数字频率合成器DDS芯片，再经射频部分电路变频至用户设定的载波频率上。处理用户各种设定需求的任务由ARM芯片执行，其负责整个系统外围接口功能，诸如人机互动控制显示、支持R2232\/USB\/Ethernet通信实现远程控制、系统环境温度检测等功能，使得该中频硬件控制装置结构简单、设计合理、易于制造。

以上示意性地对本实用新型创造及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型创造的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。

设计图

9kHz-6GHz射频信号源中频硬件控制系统及装置论文和设计

9kHz-6GHz射频信号源中频硬件控制系统及装置论文和设计-万耿华

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢