导读:本文包含了抗辐射加固论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:粒子,冗余,效应,剂量,集成电路,静态,技术。
抗辐射加固论文文献综述
马超,曾晨明,汪双印[1]（2019）在《核电站水下移动机器人抗辐射加固策略》一文中研究指出本文设计了一种核电站水下移动机器人,在分析机器人系统的各个组成部分的抗辐射敏感性的基础上,提出了包括器件选型、合理屏蔽、剂量监测和控制板卡接口模块化设计等系列的抗辐射加固策略,可为相似设备的抗辐射加固设计提供借鉴。1.引言核电站一回路的管道和堆内构件等部件因在机组运行期间被中子强烈活化而产生活化腐蚀产物,造成机组大修期间虽无中子辐射,但仍存(本文来源于《电子世界》期刊2019年11期）
席善斌,高金环,裴选,高东阳,尹丽晶[2]（2019）在《基于工艺的GaN HEMT抗辐射加固研究进展》一文中研究指出GaN HEMT由于其具有高频、高温、大功率、抗辐射等特性,在卫星、太空探测、核反应堆等辐射环境中具有广阔的应用前景。虽然GaN HEMT较Si基半导体器件具有优越的抗辐射特性,但距GaN材料本身的抗辐射能力和水平仍存在较大差距,GaN HEMT制造工艺是导致这一差距产生的主要原因。通过调研、分析近几年国际报道的GaN HEMT制造工艺对辐射效应的影响,分别从有源区隔离工艺、GaN沟道层厚度、钝化层结构和衬底材料四个方面作出对比,分析可能的原因,给出一种加固工艺优选方法,以期对我国抗辐射加固GaN HEMT研制提供借鉴和指导。(本文来源于《微处理机》期刊2019年02期）
申志辉,罗木昌,叶嗣荣,樊鹏,周勋[3]（2019）在《日盲紫外焦平面探测器的抗辐射加固设计》一文中研究指出设计了一款320×256元抗辐射日盲紫外焦平面阵列探测器,重点针对探测器的读出电路版图、积分开关偏置点、探测器芯片外延结构及器件工艺开展了抗辐射加固设计。对加固样品开展了γ总剂量和中子辐照试验和测试,试验结果表明样品的抗电离辐照总剂量达到150krad(Si),抗中子辐照注量达到1×1013 n/cm2(等效1MeV中子),验证了抗辐射加固措施的有效性。(本文来源于《半导体光电》期刊2019年02期）
窦祥峰[4]（2019）在《高可靠集成电路抗辐射加固技术》一文中研究指出高可靠集成电路特别是抗辐射模拟集成电路是我国目前急需自主实现的芯片,西方国家在此类芯片上对我国持续禁运,加之出于信息安全方面的考虑,我国在芯片方面持续进行投入,实现了技术突破,取得了喜人的成绩。硅基的CMOS器件容易被宇宙射线辐射并产生辐射效应引起器件问题及退化,该设计基于硅基SOI BCD工艺,在器件的设计及工艺方面做了抗辐照加固设计,达到了抗辐照的性能需求。(本文来源于《单片机与嵌入式系统应用》期刊2019年04期）
周枭[5]（2019）在《智能功率集成电路抗辐射加固设计研究》一文中研究指出半导体技术对航空航天事业起着极为重要的作用,应用在商业航天领域的电子设备及系统需要在空间辐射环境下有足够的可靠性和运行寿命,应具备足够的抗辐射能力。智能功率集成电路在设备及系统中为各类芯片供电,可以被看作是所有集成电路的“心脏”,更是商业航天设备的关键。随着我国商业航天产业的发展,对电子设备及系统抗辐射能力的要求越来越高,因此智能功率集成电路的抗辐射性能显得尤为重要,是航天设备在辐射环境中工作的基础。国外对抗辐射加固技术的研究起步较早,目前对辐射效应机理和抗辐射加固技术的研究已经取得不错的进展。国外已有若干公司能提供航天级抗辐射智能功率变换芯片及电源模块,可应用于航空航天领域。国内对该领域关键技术的研究起步较晚,目前远远滞后于国外。国内目前抗辐射分立器件、抗辐射工艺开发、数字电路抗单粒子加固技术等方面已经有所进展,但在标准BCD工艺下针对抗辐射智能功率集成电路加固技术的研究还较少。因此在该领域的研究对商用航天产业具有重大意义。本文在此背景下,基于标准BCD工艺,研究辐射效应对BJT、MOS、LDMOS等器件的影响,分析了辐射效应对预降压、基准、跨阻放大器等关键子电路的影响。在标准BCD工艺下,从器件和电路两个层面,提出抗辐射加固措施并验证。基于以上研究,设计了一款用于光电耦合器的抗辐射光电接收芯片和一款抗辐射Buck型DC-DC芯片。具体研究内容及主要创新如下:1.研究BJT管和MOS管的总剂量辐射效应产生机理,分析了双极晶体管的电流增益衰减和MOS晶体管的阈值电压漂移、漏电流增加等总剂量辐射效应对功率集成电路的影响。为提高芯片抗总剂量辐射能力,采用环栅MOS管结构对器件进行加固,利用Sentaurus仿真平台,在0.18μm标准BCD工艺下,对环栅MOS管等效宽长比计算模型进行仿真验证。为采用环栅MOS器件进行电路设计和仿真,在Cadence中建立环栅MOS器件单元库。b字形环栅无法实现小宽长比并且宽长比计算准确性不足,宽长比计算最大误差可达30%。为此,本文提出8字形环栅结构来弥补b字形环栅在应用中的不足,计算误差控制在6%以内。2.研究NMOS功率管和NLDMOS功率管的总剂量辐射效应,在标准BCD工艺下分别提出了华夫饼版图结构和跑道形版图结构,对总剂量漏电效应进行加固,并通过流片及辐照实验进行验证,加固后的两种功率管抗总剂量能力均大于300krad(Si)。研究辐照偏置和总剂量辐射效应的关系,分析不同偏置对器件总剂量效应的影响,并通过实验进行验证,为电路设计和辐照实验中选择合适的偏置条件提供准确依据。3.基于标准BCD工艺研究并设计抗辐射功率集成电路常用到的几个关键子电路模块。基于BJT管的辐射损伤情况,研究预降压电路在辐射下的性能退化,采用DTMOS对BJT管进行替代,并使用环栅MOS器件,重新设计抗辐射预降压电路。基准电压源和预降压电路原理类似,也采用DTMOS和环栅MOS器件对基准电压源进行加固设计,并进行流片验证,基准电压偏移量在总剂量为200krad(Si)时达到34mV最大值,总剂量为300krad(Si)时为18mV。设计用于抗辐射光耦芯片的跨阻放大器,针对光探测器辐射后的响应度退化效应,引入了增益自调节机制,增大跨阻放大器动态输入范围,提高了光耦芯片抗总剂量能力。针对光耦芯片可能出现的单粒子瞬变效应,设计了瞬变检测与屏蔽电路,并进行仿真验证。4.在0.5μm标准BCD工艺下,研究并设计一款用于10MBd抗辐射光电耦合器的光电接收芯片。设计用于光电接收芯片的抗辐射基准电流源电路。研究比较器滞回区间、噪声与信号幅值的关系,确定信号最小幅值和滞回区间,设计用于光电接收芯片的迟滞比较器。为提高光耦芯片的抗辐射能力,使用本文设计的带有增益自调节机制的抗辐射跨阻放大器和抗单粒子瞬变检测与屏蔽电路,并采用本文建立的环栅MOS器件单元库,对芯片进行加固设计并仿真。对芯片进行流片及总剂量辐照实验验证,未加固的芯片在总剂量累积到50krad(Si)时失效,加固后的芯片在总剂量累积到400krad(Si)时仍正常工作。5.在0.18μm标准BCD工艺下,研究并设计一款抗辐射Buck型DC-DC芯片。选用片内集成双N管的谷值电流模Buck架构,并从工艺器件选型、器件加固设计、关键子电路设计、版图设计等多个层面对芯片进行抗总剂量辐射加固。最终设计芯片实现输入电压6V~15V,输出电压1.2V,输出电流2A,抗总剂量大于300krad(Si)。仿真验证通过后,进行流片封装及辐照测试。实验结果表明未加固的芯片在总剂量累积到150krad(Si)时失效,加固芯片在累积总剂量为350krad(Si)时仍可正常工作。(本文来源于《电子科技大学》期刊2019-04-01）
赵元富,王亮,岳素格,孙永姝,王丹[6]（2019）在《纳米级CMOS集成电路的单粒子加固技术及抗辐射加固设计平台》一文中研究指出空间应用的集成电路受到辐射效应的影响,会出现瞬态干扰、数据翻转、性能退化、功能失效甚至彻底毁坏等问题。随着器件特征尺寸进入到100nm以下(以下简称纳米级),这些问题的多样性和复杂性进一步增加,单粒子效应成为集成电路在空间可靠性应用的主要问题,给集成电路的辐射效应评估和抗辐射加固带来了诸多挑战。本文以纳米级CMOS集成电路为研究对象,结合近年来国内外的主要技术进展,重点介绍北京微电子技术研究所研究团队在65 nm集成电路单粒子效应和加固技术方面的研究成果,包括团队提出的单粒子评估、设计方法和建立的65纳米抗辐射加固设计平台,并对抗辐射加固集成电路技术的发展趋势进行了分析。(本文来源于《第六届航天电子战略研究论坛论文集（2019年第01期 总第65期 2019年03月季刊）》期刊2019-03-15）
侯国伟,于立新,庄伟,彭和平[7]（2019）在《系统逻辑级抗辐射加固技术综述》一文中研究指出随着航空工业的不断发展,越来越多的电路需要在空间辐射环境中工作,空间环境的辐射效应对电路可靠性带来了严峻的挑战,因而抗辐射加固技术的研究变得越发重要。目前,很多IC设计公司都在进行抗辐射加固技术研究。抗辐射加固技术主要分为两种:一是采用新材料和新工艺加固,如SOS材料和SOI工艺技术;二是采用抗辐射加固设计技术(RHBD)。本文梳理和分析了近年来国内外在系统逻辑级采用的设计加固方法,分析表明,除了传统加固方法向更深层次深入研究外,针对nm级工艺带来单粒子多位翻转和单粒子瞬态的影响,提出了许多新的设计加固方法。如对微处理器抗辐射加固而言,纠错检错方法(EDAC)、多线程冗余、多流水线冗余和多处理器冗余等加固方法,成为新研究热点;针对多核处理器核间通讯易受单粒子效应影响的问题,提出了基于片上网络(NoC)路由节点数据检测与重传机制,保证其通讯的可靠性。(本文来源于《第六届航天电子战略研究论坛论文集（2019年第01期 总第65期 2019年03月季刊）》期刊2019-03-15）
魏君成[8]（2019）在《遥感卫星相机电子学系统抗辐射加固技术研究》一文中研究指出空间辐射对电子学系统的辐射破坏造成卫星故障,为了保障空间相机正常运行,提高在抗太空辐射和核环境的生存能力,使空间设备电子系统能在空间辐射环境下稳定可靠工作,对基础元器件和集成电路施以抗辐射防护加固是非常必要的。本文的研究工作基于空间辐射对卫星电子系统影响及其加固展开,包含以下几方面的内容:首先,论述了国内外关于空间辐射对卫星相机电子学系统发生故障的统计分析以及研究进展,针对国内空间相机电子学系统空间辐射加固应用的瓶颈问题及各方法的特点进行了分析与比较,对本课题的背景及意义进行了说明。根据现在空间相机普遍采用的空间轨道情况,针对两类典型轨道进行空间环境分析和研究。其次,以空间轨道1000 km高度临界倾角(63.4度)、1000 km(99.95度)和650km(97.3度)太阳同步轨道空间辐射进行仿真比较分析和研究,分别对不同轨道高度倾角进行了质子、电子环境和空间辐射总剂量计算比较和分析。进一步,根据空间环境辐射统计特性,对太阳质子影响和高能电子暴影响结果进行分析。轨道空间辐射环境仿真分析比较,确定空间辐射模型,对于卫星相机电子学系统抗辐射加固应用有重要的指导和工程实施意义。之后,在建立的比较符合实际的空间辐射模型的基础上,对不同轨道高度的太阳同步和临近轨道进行空间辐射仿真分析,通过加空间辐射屏蔽材料Al仿真分析计算对卫星相机电子学系统空间辐射防护效果。分别在轨道高度1000 km空间辐射环境5年和8年系统运行周期辐射总剂量进行分析,经过分析比较,发现当Al作为屏蔽材料时,空间辐射总剂量随着Al厚度增大剩余剂量变小渐进趋于饱和,因此仅依靠屏蔽材料厚度提高辐射屏蔽效果有其局限性,只能在一定范围应用才能满足电子系统空间辐射环境要求。针对微电子技术集成化高速发展,微电子器件特征尺寸越来越小,空间辐射呈现单粒子效应较为明显,对空间辐射电子和质子通量率及其分布进行仿真分析和计算,得出在轨道高度1000 km空间环境下,5年和8年电子和质子空间环境的通量随能量变化分布规律,对抗辐射加固方案设计和屏蔽加固工艺具有重要帮助。最后,依据第2、3章空间辐射仿真模型和辐射屏蔽材料衰减辐射剂量的变化规律,以及空间辐射粒子通量能量变化分布,针对1000 km轨道高度空间辐射环境一种满足空间相机电子学系统在空间辐射环境下工作5年和8年的抗辐照新型复合防护材料。这种新材料既能在不增加尺寸厚度的情况下有效衰减辐射总剂量又能够有效吸收空间电子和质子,达到降低微电子器件单粒子效应的结果。经过电子加速辐射实验验证,新的复合防护材料效果明显,具有工程实用强的特点。(本文来源于《长春理工大学》期刊2019-03-01）
黄家提[9]（2019）在《基于65nm体硅CMOS工艺下抗辐射SRAM单元设计加固方法的研究》一文中研究指出近年来,半导体技术得到了快速地发展,CMOS工艺尺寸不断缩减,使得受辐射影响的集成电路设备的可靠性面临更加严峻地挑战。此外,随着电路供电电压以及节点电容的降低,作为集成电路的一重要组成部分,存储器对单粒子效应(Single Event Effects,SEE)的敏感性越来越高。因此,对于存储器的抗辐射研究变得尤为重要。本文通过对现有静态随机存储器(Static Random Access Memory,SRAM)设计加固单元的分析,基于传统的DICE(the dual interlocked storage cell)结构进行改进,提出了一种抗辐射增强型的DICE(Radiation Hardened Enhanced DICE,RHED)SRAM单元结构。与DICE单元相比,RHED单元不仅提高了电路对单粒子事件多节点翻转(Single-Event Multiple-Node Upsets,SEMNUs)的免疫能力,还极大地提高了电路的保持静态噪声容限(Hold Static Noise Margin,HSNM)。除此之外,RHED单元的写裕度(Write Margin,WM)和功耗也得到了改善。在SNMIC 65nm CMOS工艺下,利用HSPICE进行电路性能仿真,仿真结果显示,相比DICE单元,RHED单元的动态功耗和静态功耗分别降低了38.6%和1 8.4%,WM提高了33%,尤其HSNM提高了371%。在抗辐射性能方面,首先利用双指数电流源分析RHED单元内部各节点对对单粒子效应的敏感性,分析结果很好地指导了单元的版图布局。通过电路结构的改进以及合理的版图设计,提出的RHED单元的抗辐射性能得到显着地提高。利用Sentaurus TCAD仿真软件进行抗辐射性能的仿真与验证,仿真的结果显示,当入射粒子的线性传输能量(Linear Energy Transfer,LET)达到60MeV-cm2/mg时,同时入射粒子来自不同方向和角度,RHED单元存储的数据可以保持不变。而在相同的仿真设置以及相似的版图布局下,DICE单元的翻转阈值仅为1MeV-cm2/mg。由此可见,RHED单元在抗辐射性能方面也有较明显地提高。(本文来源于《安徽大学》期刊2019-02-01）
卢康[10]（2019）在《65纳米CMOS低功耗抗辐射加固SRAM设计研究》一文中研究指出随着CMOS制造工艺的不断进步以及集成电路技术的迅猛发展,使得SoC系统广泛运用于网络通信技术、卫星技术、无线传感技术等多个领域。在集成电路工艺尺寸不断缩小、集成度逐步提高的背景下,性能不断提升的同时,也对SoC系统的低功耗提出了更高的要求。而SRAM由于其不可或缺性,在诸多SoC系统所用的存储芯片中占据了大约70%以上的比例,其功耗的大小将会直接影响到整个SoC芯片在功耗方面的表现。因此,通过电路结构的设计降低SRAM单元的功耗变得愈加重要。同时,在SRAM存储单元中,当辐射粒子直接轰击存储单元,会使得存储单元的逻辑值直接翻转,即发生单粒子翻转(SEU)现象,从而使电路发生软错误,故需要对传统的SRAM存储单元进行抗辐照加固设计,以应对其越来越复杂严苛的工作环境。本文详细介绍了单粒子效应的相关基础知识,包括相关概念以及产生机理。阐述了SRAM单元的电路级加固方案以及相关低功耗设计方法,针对之前加固SRAM设计的不足,提出了一种新型抗辐射加固SRAM单元。本文归纳总结了其他工作所涉及的一种抗辐照加固SRAM单元设计的方法,即基于稳定结构的抗辐射加固SRAM单元设计思路。并在此基础上,提出了本文的12管抗辐照加固SRAM单元。所提新型12管低功耗SRAM加固单元,基于堆迭结构大幅度降低电路的泄漏电流,有效降低电路功耗;基于两个稳定结构,可以有效容忍单粒子翻转所引起的软错误。全面的HSPICE仿真表明,和相关加固结构比较,此结构的功耗平均下降了31.09%,HSNM平均上升了19.91%,RSNM平均上升了97.34%,WSNM平均上升了15.37%,在叁种工作状态下都具有较高的静态噪声容限,表现出了优秀的稳定性能。虽然面积开销平均增加了9.56%,但是读时间平均下降了14.27%,写时间平均下降了18.40%,能够满足高速电子设备的需求。(本文来源于《合肥工业大学》期刊2019-01-01）
抗辐射加固论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
GaN HEMT由于其具有高频、高温、大功率、抗辐射等特性,在卫星、太空探测、核反应堆等辐射环境中具有广阔的应用前景。虽然GaN HEMT较Si基半导体器件具有优越的抗辐射特性,但距GaN材料本身的抗辐射能力和水平仍存在较大差距,GaN HEMT制造工艺是导致这一差距产生的主要原因。通过调研、分析近几年国际报道的GaN HEMT制造工艺对辐射效应的影响,分别从有源区隔离工艺、GaN沟道层厚度、钝化层结构和衬底材料四个方面作出对比,分析可能的原因,给出一种加固工艺优选方法,以期对我国抗辐射加固GaN HEMT研制提供借鉴和指导。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
抗辐射加固论文参考文献
[1].马超,曾晨明,汪双印.核电站水下移动机器人抗辐射加固策略[J].电子世界.2019
[2].席善斌,高金环,裴选,高东阳,尹丽晶.基于工艺的GaNHEMT抗辐射加固研究进展[J].微处理机.2019
[3].申志辉,罗木昌,叶嗣荣,樊鹏,周勋.日盲紫外焦平面探测器的抗辐射加固设计[J].半导体光电.2019
[4].窦祥峰.高可靠集成电路抗辐射加固技术[J].单片机与嵌入式系统应用.2019
[5].周枭.智能功率集成电路抗辐射加固设计研究[D].电子科技大学.2019
[6].赵元富,王亮,岳素格,孙永姝,王丹.纳米级CMOS集成电路的单粒子加固技术及抗辐射加固设计平台[C].第六届航天电子战略研究论坛论文集（2019年第01期总第65期2019年03月季刊）.2019
[7].侯国伟,于立新,庄伟,彭和平.系统逻辑级抗辐射加固技术综述[C].第六届航天电子战略研究论坛论文集（2019年第01期总第65期2019年03月季刊）.2019
[8].魏君成.遥感卫星相机电子学系统抗辐射加固技术研究[D].长春理工大学.2019
[9].黄家提.基于65nm体硅CMOS工艺下抗辐射SRAM单元设计加固方法的研究[D].安徽大学.2019
[10].卢康.65纳米CMOS低功耗抗辐射加固SRAM设计研究[D].合肥工业大学.2019
论文知识图
