全文摘要
本实用新型涉及一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；本实用新型与采用互补CMOS电路来实现SAYEM可逆逻辑门电路相比，存在使用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好等优点。
主设计要求
1.一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；所述SAYEM可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、输出端S；所述SAYEM可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端、第二与门的B端，第二反相器的输出端连接至所述SAYEM可逆逻辑门电路的输出端P，所述第一与门的Y端连接至第三异或门的B端；所述SAYEM可逆逻辑门电路的输入端B分别连接至第一与门的B端、第三反相器的输入端、第一异或门的A非端、以及第二异或门的A端，所述第三反相器的输出端分别连接至第一异或门的A端、第二异或门的A非端；所述SAYEM可逆逻辑门电路的输入端C分别连接至第四反相器的输入端、第二与门的A非端、第三异或门的A端，所述第四反相器的输出端分别连接至第二与门的A端、第三异或门的A非端，所述第二与门的Y端分别连接至第一异或门的B端、第二异或门的B端，所述第一异或门的Y端分别连接至传输门的输入端、第三与门的B端，所述第二异或门的Y端连接至第四异或门的B端，所述第三异或门的Y端连接至第五异或门的A端；所述传输门的输出端连接至所述SAYEM可逆逻辑门电路的输出端Q；所述SAYEM可逆逻辑门电路的输入端D分别连接至第五反相器的输入端、第三与门的A端、第四异或门的A端，第五反相器的输出端分别连接至第三与门的A非端、第四异或门的A非端，第三与门的Y端连接至第五异或门的B端；所述第四异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端R，所述第五异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端S。
设计方案
1.一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；
所述SAYEM可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、输出端S；
所述SAYEM可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端、第二与门的B端，第二反相器的输出端连接至所述SAYEM可逆逻辑门电路的输出端P，所述第一与门的Y端连接至第三异或门的B端；所述SAYEM可逆逻辑门电路的输入端B分别连接至第一与门的B端、第三反相器的输入端、第一异或门的A非端、以及第二异或门的A端，所述第三反相器的输出端分别连接至第一异或门的A端、第二异或门的A非端；所述SAYEM可逆逻辑门电路的输入端C分别连接至第四反相器的输入端、第二与门的A非端、第三异或门的A端，所述第四反相器的输出端分别连接至第二与门的A端、第三异或门的A非端，所述第二与门的Y端分别连接至第一异或门的B端、第二异或门的B端，所述第一异或门的Y端分别连接至传输门的输入端、第三与门的B端，所述第二异或门的Y端连接至第四异或门的B端，所述第三异或门的Y端连接至第五异或门的A端；所述传输门的输出端连接至所述SAYEM可逆逻辑门电路的输出端Q；所述SAYEM可逆逻辑门电路的输入端D分别连接至第五反相器的输入端、第三与门的A端、第四异或门的A端，第五反相器的输出端分别连接至第三与门的A非端、第四异或门的A非端，第三与门的Y端连接至第五异或门的B端；所述第四异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端R，所述第五异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端S。
2.根据权利要求1所述的一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：所述第一与门、第二与门、第三与门均包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。
3.根据权利要求1所述的一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：第一至第四异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。
4.根据权利要求1所述的一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：所述第五异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
5.根据权利要求1所述的一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，其特征在于：所述传输门包括两个并联的传输管，其并联的两个节点分别作为传输门的输入端、输出端。
设计说明书
技术领域
本实用新型涉及逻辑门设计领域，特别是一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路。
背景技术
科学家Landauer提出：经典电路存在不可逆操作时，信息丢失将会导致能量损耗。科学家Bennett发现当计算过程采用可逆操作时，会存在不损耗能量。为避免经典电路不可逆性操作造成电路能耗损耗，很多学者开展将不可逆操作改成可逆操作研究。可逆逻辑设计需遵守：（1）可逆逻辑电路输入端与输出端个数一致。（2）可逆逻辑电路输入与输出是一一映射关系。国外期刊已刊载了用二进制以及BCD冗余码表示的十进制加法器的可逆逻辑实现，在电路实现上，2002年VosAD和Desoete利用晶体管构造实现了可逆电路，首次将它们运用于工业实现；2014年K.Prudhvi Raj提出了数字电路晶体管级的实现，采用互补CMOS电路来实现可逆逻辑门电路。SAYEM可逆逻辑门电路，可用式（1）描述其功能。
F(P,Q,R,S)=( A,A’C’⊕B’, A’C’⊕B⊕D’, (A’C’⊕B’) D’⊕(AB⊕C) 式 (1)
SAYEM可逆逻辑门的输入端与输出端个数一致，且输入与输出是一一映射关系，当给定一个输入后，得到唯一输出与之对应，其映射关系如下式所示。F(0,1,2,3,4,5,6,7,8,9,a,b,c,d,e,f,)=(0,2,7,4,6,5,1,3,e,d,f,c,9,b,8,a)。
现有技术中采用互补CMOS电路来实现SAYEM可逆逻辑门电路，存在使用MOS数量多，面积大，SAYEM可逆逻辑门电路的传播延时大，性能差等缺点。
发明内容
有鉴于此，本实用新型的目的是提供一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，与采用互补CMOS电路来实现SAYEM可逆逻辑门电路相比，存在使用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好等优点。
本实用新型采用以下方案实现： 一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；
所述SAYEM可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、输出端S；
所述SAYEM可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端、第二与门的B端，第二反相器的输出端连接至所述SAYEM可逆逻辑门电路的输出端P，所述第一与门的Y端连接至第三异或门的B端；所述SAYEM可逆逻辑门电路的输入端B分别连接至第一与门的B端、第三反相器的输入端、第一异或门的A非端、以及第二异或门的A端，所述第三反相器的输出端分别连接至第一异或门的A端、第二异或门的A非端；所述SAYEM可逆逻辑门电路的输入端C分别连接至第四反相器的输入端、第二与门的A非端、第三异或门的A端，所述第四反相器的输出端分别连接至第二与门的A端、第三异或门的A非端，所述第二与门的Y端分别连接至第一异或门的B端、第二异或门的B端，所述第一异或门的Y端分别连接至传输门的输入端、第三与门的B端，所述第二异或门的Y端连接至第四异或门的B端，所述第三异或门的Y端连接至第五异或门的A端；所述传输门的输出端连接至所述SAYEM可逆逻辑门电路的输出端Q；所述SAYEM可逆逻辑门电路的输入端D分别连接至第五反相器的输入端、第三与门的A端、第四异或门的A端，第五反相器的输出端分别连接至第三与门的A非端、第四异或门的A非端，第三与门的Y端连接至第五异或门的B端；所述第四异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端R，所述第五异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端S。
进一步地，所述第一与门、第二与门、第三与门均包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。
进一步地，第一至第四异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。
进一步地，所述第五异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。
进一步地，所述传输门包括两个并联的传输管，其并联的两个节点分别作为传输门的输入端、输出端。
与现有技术相比，本实用新型具有以下有益效果：本实用新型与采用互补CMOS电路来实现SAYEM可逆逻辑门电路相比，存在使用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好等优点。
附图说明
图1为本实用新型实施例的SAYEM可逆逻辑门电路原理图。
图2为本实用新型实施例的与门原理示意图。
图3为本实用新型实施例的第一种异或门原理示意图。
图4为本实用新型实施例的第二种异或门原理示意图。
具体实施方式
下面结合附图及实施例对本实用新型做进一步说明。
如图1所示，本实施例提供了一种应用于可逆逻辑电路的SAYEM可逆逻辑门电路，包括第一至第五反相器、第一至第三与门、第一至第五异或门、以及传输门；其中第一至第四异或门的输入端为A端、A非端、B端，输出端为Y端；第五异或门的输入端包括A端、B端，输出端为Y端；第一至第三与门的输入端为A端、A非端、B端，输出端为Y端；
所述SAYEM可逆逻辑门电路包括输入端A、输入端B、输入端C、输入端D、输出端P、输出端Q、输出端R、输出端S；
所述SAYEM可逆逻辑门电路的输入端A分别连接至第一反相器的输入端、第一与门的A端，第一反相器的输出端分别连接至第二反相器的输入端、第一与门的A非端、第二与门的B端，第二反相器的输出端连接至所述SAYEM可逆逻辑门电路的输出端P，所述第一与门的Y端连接至第三异或门的B端；所述SAYEM可逆逻辑门电路的输入端B分别连接至第一与门的B端、第三反相器的输入端、第一异或门的A非端、以及第二异或门的A端，所述第三反相器的输出端分别连接至第一异或门的A端、第二异或门的A非端；所述SAYEM可逆逻辑门电路的输入端C分别连接至第四反相器的输入端、第二与门的A非端、第三异或门的A端，所述第四反相器的输出端分别连接至第二与门的A端、第三异或门的A非端，所述第二与门的Y端分别连接至第一异或门的B端、第二异或门的B端，所述第一异或门的Y端分别连接至传输门的输入端、第三与门的B端，所述第二异或门的Y端连接至第四异或门的B端，所述第三异或门的Y端连接至第五异或门的A端；所述传输门的输出端连接至所述SAYEM可逆逻辑门电路的输出端Q；所述SAYEM可逆逻辑门电路的输入端D分别连接至第五反相器的输入端、第三与门的A端、第四异或门的A端，第五反相器的输出端分别连接至第三与门的A非端、第四异或门的A非端，第三与门的Y端连接至第五异或门的B端；所述第四异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端R，所述第五异或门的Y端连接至所述SAYEM可逆逻辑门电路的输出端S。
在本实施例中，如图2所示，所述第一与门、第二与门、第三与门均包括一个传输门以及一个传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为与门的A端与A非端，两个并联节点分别作为与门的B端与F端，其中作为A非端的晶体管控制端连接至传输管的控制端，所述传输管的另外两端分别接地、接F端。在实现IG可逆逻辑门可逆电路实现中，需要用到与门和异或门电路，从减少面积、降低功耗和提高性能考虑，采用传输门和传输管实现带原变量和反变量输入的与门电路仅需3个管子，减少管子数目，降低电容和提高充放电速度，原理图和逻辑符号如图2所示，当A=1时，传输门导通，传输管截止，输出F等于B；当A=0时，传输门截止，传输管导通，输出F等于0，实现与逻辑功能为F=AB。
在本实施例中，如图3所示，第一至第四异或门均包括一个传输门、第一传输管、以及第二传输管，所述传输门包括相互并联的第一晶体管与第二晶体管，两个晶体管的控制端分别作为异或门的A端与A非端；第一传输管的控制端与反相器相连后作为异或门的B端，第一传输管的漏极接A端，第一传输管的源极与第二传输管漏极相连，第二传输管的控制端接B端，第二传输管的源极接A非端；所述传输门的两个晶体管的并联节点分别连接至第一传输管的源极、B端，所述第一传输管的源极作为异或门的输出端F端。从减少面积、降低功耗和提高性能考虑，用传输门和反相电路实现带原变量和反变量输入的异或门电路仅需4个管子，原理图和逻辑符号如图3所示，当A=0时，传输门导通，反相电路截止，输出F等于B；当A=1时，反相器导通,传输门截止，输出等于B',实现异或逻辑功能为F=A⊕B。
在本实施例中，如图4所示，所述第五异或门包括第一传输管、第二传输管、第三传输管、第四传输管；所述第一传输管、第三传输管、第四传输管依次串联，所述第一传输管的控制端经反相器连接至所述异或门的A端，所述第三传输管的控制端连接至异或门的A端，所述第四传输管的控制端连接至所述异或门的B端，所述第二传输管的控制端经反相器分别连接至第一传输管的漏极以及所述异或门的B端，所述第二传输管的漏极连接至所述异或门的A端，所述第二传输管的源极与第一传输管的源极相连并连接至所述异或门的F端，所述第四传输管的源极接地。在实现IG可逆逻辑门可逆电路实现中，同样从减少面积、降低功耗和提高性能考虑，如图3所示电路实现异或门电路仅需4个管子，减少管子数目，降低电容和提高充放电速度，原理图和逻辑符号如图4所示，当A=0，B=0时，M1、M2导通，M3、M4截止，输出F=0；当A=0，B=1时，M1、M4导通，M2、M3截止，输出F=1；当A=1，B=0时，M2、M3导通，M1、M4截止，输出F=1，当A=1，B=1时，M3、M4导通，M1、M2截止，输出F=0，实现异或逻辑功能为F= A⊕B。
在本实施例中，所述传输门包括两个并联的传输管，其并联的两个节点分别作为传输门的输入端、输出端。
值得一提的是，本实用新型保护的是硬件结构，至于控制方法不要求保护。以上仅为本实用新型实施例中一个较佳的实施方案。但是，本实用新型并不限于上述实施方案，凡按本实用新型方案所做的任何均等变化和修饰，所产生的功能作用未超出本方案的范围时，均属于本实用新型的保护范围。
设计图
相关信息详情
申请码:申请号:CN201920303171.X
申请日:2019-03-11
公开号:公开日:国家:CN
国家/省市:35(福建)
授权编号:CN209497452U
授权时间:20191015
主分类号:H03K 19/20
专利分类号:H03K19/20;H03K19/21
范畴分类:38J;
申请人:福州大学
第一申请人:福州大学
申请人地址:350108 福建省福州市闽侯县福州大学城乌龙江北大道2号
发明人:王仁平;向韬鑫;李凡阳
第一发明人:王仁平
当前权利人:福州大学
代理人:蔡学俊
代理机构:35100
代理机构编号:福州元创专利商标代理有限公司
优先权:关键词:当前状态:审核中
类型名称:外观设计