全文摘要
本公开是关于一种晶圆测试电路单元及晶圆测试电路、晶圆，晶圆测试电路单元用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，所述晶圆测试电路单元包括测试焊盘、控制焊盘和寄生电阻模拟电路；测试焊盘设于所述划片道，用于输入测试信号；控制焊盘设于所述划片道，用于输入控制信号；寄生电阻模拟电路分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。
主设计要求
1.一种晶圆测试电路单元，用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，其特征在于，所述晶圆测试电路单元包括：测试焊盘，设于所述划片道，用于输入测试信号；控制焊盘，设于所述划片道，用于输入控制信号；寄生电阻模拟电路，设于所述划片道，分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。
设计方案
1.一种晶圆测试电路单元，用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，其特征在于，所述晶圆测试电路单元包括：
测试焊盘，设于所述划片道，用于输入测试信号；
控制焊盘，设于所述划片道，用于输入控制信号；
寄生电阻模拟电路，设于所述划片道，分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。
2.如权利要求1所述的晶圆测试电路单元，其特征在于，所述寄生电阻模拟电路包括：
第一开关元件，第一端连接所述测试焊盘，第二端连接所述晶粒，控制端连接所述控制焊盘。
3.如权利要求2所述的晶圆测试电路单元，其特征在于，所述控制焊盘包括：
第一控制焊盘，用于输入第一控制信号；
第二控制焊盘，用于输入第二控制信号；
所述寄生电阻模拟电路还包括：
第二开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；
第三开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；
测试模式选择电路，具有两路输入端和多路输出端，第一路输入端连接所述第一控制焊盘，第二路输入端连接所述第二控制焊盘，第一路输出端连接于所述第一开关元件的控制端，第二路输出端连接于所述第二开关元件的控制端，第三路输出端连接于所述第三开关元件的控制端。
4.如权利要求3所述的晶圆测试电路单元，其特征在于，所述测试模式选择电路包括：
第一反相器，输入端连接于所述第一控制焊盘；
第二反相器，输入端连接于所述第二控制焊盘；
第一与门，第一输入端连接于所述第一反相器的输出端，第二输入端连接于所述第二控制焊盘，输出端连接于所述第一开关元件的控制端；
第二与门，第一输入端连接于所述第二反相器的输出端，第二端输入端连接于所述第一控制焊盘，输出端连接于所述第二开关元件的控制端；
第三与门，第一输入端连接于所述第一控制焊盘，第二端连接于所述第二控制焊盘，输出端连接于所述第三开关元件的控制端。
5.如权利要求4所述的晶圆测试电路单元，其特征在于，所述寄生电阻模拟电路还包括：
第四开关元件，第一端连接于测试焊盘，第二端连接所述晶粒，控制端连接所述测试模式选择电路的第四路输出端。
6.如权利要求5所述的晶圆测试电路单元，其特征在于，所述测试模式选择电路还包括：
第四与门，第一输入端连接所述第一反相器的输出端，第二输入端连接所述第二反相器的输出端，输出端连接所述第四开关元件的控制端。
7.如权利要求6所述的晶圆测试电路单元，其特征在于，第一开关元件的导通阻抗、第二开关元件导通阻抗、第三开关元件导通阻抗和第四开关元件的阻抗均不同。
8.如权利要求6所述的晶圆测试电路单元，其特征在于，所述寄生电阻模拟电路还包括：
第一电阻，连接于所述第一开关元件的第二端和所述晶粒之间；
第二电阻，连接于所述第二开关元件的第二端和所述晶粒之间；
第三电阻，连接于所述第三开关元件的第二端和所述晶粒之间；
第四电阻，连接于所述第四开关元件的第二端和所述晶粒之间；
其中，第一电阻、第二电阻、第三电阻和第四电阻的均不相同。
9.如权利要求2-8任一项所述的晶圆测试电路单元，其特征在于，所述寄生电阻模拟电路还包括：
第五电阻，连接于所述测试焊盘和所述晶粒之间。
10.一种晶圆测试电路，其特征在于，所述晶圆测试电路包括权利要求1-9任一所述的晶圆测试电路单元。
11.如权利要求10所述的晶圆测试电路，其特征在于，晶粒上设有至少一个晶粒焊盘，测试焊盘和所述晶粒焊盘一一对应，对应的所述测试焊盘和所述晶粒焊盘之间设置有所述晶圆测试电路单元。
12.如权利要求11所述的晶圆测试电路，其特征在于，多个所述晶圆测试电路单元中的寄生电阻模拟电路共用控制焊盘。
13.一种晶圆，其特征在于，所述晶圆包括权利要求10-12任一所述的晶圆测试电路。
设计说明书
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种晶圆测试电路单元及晶圆测试电路、晶圆。
背景技术
随着技术的发展和进步，芯片在各类电子产品中的应用越来越广泛，芯片通常设置于印刷电路板上，芯片内部封装的晶粒通过封装引线与外部管脚电连接，外部管脚再通过印刷电路板走线和印刷电路板上的电信号接触点连接。
封装引线和印刷电路板(PCB)走线均具有一定的阻值的电阻，也即是封装于芯片内的晶粒存在外部寄生电阻。该外部寄生电阻会对改变输入晶粒的信号，影响信号的准确性，比如，改变输入信号的电流和频率等，进而影响芯片的正常工作。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种晶圆测试电路单元及晶圆测试电路、晶圆，进而一定程度上解决相关技术中由于晶粒外部寄生电阻导致芯片工作异常的问题。
根据本公开的第一方面，提供一种晶圆测试电路单元，用于晶圆测试，所述晶圆包括晶粒区和划片道，所述晶粒区包括至少一个晶粒，所述晶圆测试电路单元包括：
测试焊盘，设于所述划片道，用于输入测试信号；
控制焊盘，设于所述划片道，用于输入控制信号；
寄生电阻模拟电路，设于所述划片道，分别连接所述测试焊盘、所述控制焊盘和所述晶粒，用于模拟晶粒外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒。
根据本公开的一实施方式，所述寄生电阻模拟电路包括：
第一开关元件，第一端连接所述测试焊盘，第二端连接所述晶粒，控制端连接所述控制焊盘。
根据本公开的一实施方式，所述控制焊盘包括：
第一控制焊盘，用于输入第一控制信号；
第二控制焊盘，用于输入第二控制信号；
所述寄生电阻模拟电路还包括：
第二开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；
第三开关元件，第一端连接于测试焊盘，第二端连接所述晶粒；
测试模式选择电路，具有两路输入端和多路输出端，第一路输入端连接所述第一控制焊盘，第二路输入端连接所述第二控制焊盘，第一路输出端连接于所述第一开关元件的控制端，第二路输出端连接于所述第二开关元件的控制端，第三路输出端连接于所述第三开关元件的控制端。
根据本公开的一实施方式，所述测试模式选择电路包括：
第一反相器，输入端连接于所述第一控制焊盘；
第二反相器，输入端连接于所述第二控制焊盘；
第一与门，第一输入端连接于所述第一反相器的输出端，第二输入端连接于所述第二控制焊盘，输出端连接于所述第一开关元件的控制端；
第二与门，第一输入端连接于所述第二反相器的输出端，第二端输入端连接于所述第一控制焊盘，输出端连接于所述第二开关元件的控制端；
第三与门，第一输入端连接于所述第一控制焊盘，第二端连接于所述第二控制焊盘，输出端连接于所述第三开关元件的控制端。
根据本公开的一实施方式，所述寄生电阻模拟电路还包括：
第四开关元件，第一端连接于测试焊盘，第二端连接所述晶粒，控制端连接所述测试模式选择电路的第四路输出端。
根据本公开的一实施方式，所述测试模式选择电路还包括：
第四与门，第一输入端连接所述第一反相器的输出端，第二输入端连接所述第二反相器的输出端，输出端连接所述第四开关元件的控制端。
根据本公开的一实施方式，第一开关元件的导通阻抗、第二开关元件导通阻抗、第三开关元件导通阻抗和第四开关元件的阻抗均不同。
根据本公开的一实施方式，所述寄生电阻模拟电路还包括：
第一电阻，连接于所述第一开关元件的第二端和所述晶粒之间；
第二电阻，连接于所述第二开关元件的第二端和所述晶粒之间；
第三电阻，连接于所述第三开关元件的第二端和所述晶粒之间；
第四电阻，连接于所述第四开关元件的第二端和所述晶粒之间；
其中，第一电阻、第二电阻、第三电阻和第四电阻的均不相同。
根据本公开的一实施方式，所述寄生电阻模拟电路还包括：
第一电阻，连接于所述测试焊盘和所述晶粒之间。
根据本公开的第二方面，提供一种晶圆测试电路，所述晶圆测试电路包括上述的晶圆测试电路单元。
根据本公开的一实施方式，晶粒上设有至少一个晶粒焊盘，测试焊盘和所述晶粒焊盘一一对应，对应的所述测试焊盘和所述晶粒焊盘之间设置有所述晶圆测试电路单元。
根据本公开的一实施方式，多个所述晶圆测试电路单元中的寄生电阻模拟电路共用控制焊盘。
根据本公开的第三方面，提供一种晶圆，所述晶圆包括上述的晶圆测试电路。
本公开提供的晶圆测试电路单元，通过测试焊盘输入测试信号，控制焊盘输入控制信号，寄生电阻模拟电路响应控制信号将测试信号传输至晶粒，一方面可以对晶粒进行检测；另一方面，通过寄生电阻模拟电路模拟外部寄生电阻对芯片中晶粒输入信号的影响，检测寄生电阻模拟电路对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒的信号的影响而导致的芯片工作异常的问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。
图1为本公开示例性实施方式提供的一种晶圆的示意图；
图2为本公开示例性实施方式提供的第一种晶圆测试电路单元的示意图；
图3为本公开示例性实施方式提供的第二种晶圆测试电路单元的示意图；
图4为本公开示例性实施方式提供的第三种晶圆测试电路单元的示意图；
图5为本公开示例性实施方式提供的第一种测试模式选择电路的示意图；
图6为本公开示例性实施方式提供的第四种晶圆测试电路单元的示意图；
图7为本公开示例性实施方式提供的第五种晶圆测试电路单元的示意图；
图8为本公开示例性实施方式提供的第二种测试模式选择电路的示意图；
图9为本公开示例性实施方式提供的一种晶圆测试电路单元的测试方法流程图；
图10为本公开示例性实施方式提供的一种晶圆测试电路的示意图。
图中：
10、晶圆；11、晶粒区；12、划片道；100、测试焊盘；200、控制焊盘；210、第一控制焊盘；220、第二控制焊盘；300、寄生电阻模拟电路；310、第一开关元件；320、第二开关元件；330、第三开关元件；340、第四开关元件；350、测试模式选择电路；351、第一反相器；352、第二反相器；353、第一与门；354、第二与门；355、第三与门；356、第四与门；360、第五电阻；400、晶粒；410、晶粒焊盘。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和\/或处理器装置和\/或微控制器装置中实现这些功能实体。
相关技术中，晶圆级测试(Wafer Probe)是芯片从制造到封装的必经过程，这个步骤是利用自动测试设备(Automatic Test Equipment,ATE)在晶圆(Wafer)上对晶粒(Die)进行针测，以初步筛选出电参数(Electric Parameters)符合设计要求的晶粒。
晶粒从晶圆上切割下来后还要进行封装，例如QFN类型的封装，这个步骤会将晶粒上的焊盘通过金属线与封装外壳上的引脚相连接，封装之后的封装体称为芯片。芯片一般应用PCB上，PCB上同样有金属线将芯片与芯片、芯片与电池、芯片与传感器等等连接起来，形成具有完整功能的电子设备。
封装过程中封装引线和PCB走线实际上都是具有一定阻值的电阻，对晶粒而言称为外部寄生电阻，这些电阻在大电流、高频等条件下会对芯片的性能造成影响。例如大电流会造成电压降，进而有可能造成电池端的电压满足要求，但是芯片内晶粒的焊盘端电压却不能满足要求；再例如外部寄生电阻和外部寄生电容会形成滤波器，高频信号传输时会被衰减。而以上列举的影响在晶圆级测试时有时候并没有被考虑到，如果在晶圆级测试时就能考虑外部寄生电阻的影响，那么不仅可以筛选出鲁棒性(Robustness)更强的晶粒以减少封装成本，还可以指导芯片的PCB级应用以减小应用风险。
本公开示例性实施方式首先提供一种晶圆测试电路单元，用于晶圆测试，如图1所示，所述晶圆10包括晶粒区11和划片道12，所述晶粒区11包括至少一个晶粒400，如图2所示，所述晶圆测试电路单元包括测试焊盘100、控制焊盘200和寄生电阻模拟电路300；测试焊盘100设于所述划片道12，用于输入测试信号；控制焊盘200设于所述划片道12，用于输入控制信号；寄生电阻模拟电路300分别连接所述测试焊盘100、所述控制焊盘200和所述晶粒400，用于模拟晶粒400外部寄生电阻，并响应所述控制信号将所述测试信号传输至所述晶粒400。
本公开实施例提供的晶圆测试电路单元，通过测试焊盘100输入测试信号，控制焊盘200输入控制信号，寄生电阻模拟电路300响应控制信号将测试信号传输至晶粒400，一方面能够对晶粒进行检测，筛选出鲁棒性更强的晶粒；另一方面，通过寄生电阻模拟电路300模拟外部寄生电阻对芯片中晶粒400输入信号的影响，检测寄生电阻模拟电路300对输入信号的影响，检测结果可以为调整外部输入信号提供指导，使外部输入信号适应外部寄生电阻，进而解决由于外部寄生电阻对输入芯片晶粒400的信号的影响而导致的芯片工作异常的问题。
下面将对本公开实施例提供的晶圆测试电路单元中的各元器件进行详细说明：
如图3所示，所述寄生电阻模拟电路300包括第一开关元件310，第一开关元件310的第一端连接所述测试焊盘100，第一开关元件310的第二端连接所述晶粒400，控制端连接所述控制焊盘200。其中，晶粒400上设置有晶粒焊盘410，第一开关元件310的第二端连接于晶粒焊盘410。第一开关元件310响应控制信号而导通以将测试信号传输至晶粒400。第一开关元件310在导通时具有阻抗，因此可以通过第一开关元件310模拟芯片的外部寄生电阻。测试信号在通过第一开关元件310时由于导通阻抗的影响，会发生变化，此时通过检测晶粒400在接收到变化的测试信号的响应结果，判断外部寄生电阻对响应结果的影响，进而调整输入信号，使得晶粒400响应输入信号获得预期的响应结果。
比如，测试信号经过第一开关元件310会发生压降、电流变化或者频率改变等，当晶粒焊盘410为电源信号接收焊盘时，由于第一开关元件310的导通阻抗，会导致传输至晶粒焊盘410的电源信号的电压不足，此时可以检测晶粒400接收到的电源电压，确定电源电压和期望电源电压的误差，进而调整外部输入的电源信号的电压，以保证传输至晶粒400的电源电压符合期望值。
如图4所示，所述控制焊盘200可以包括第一控制焊盘210和第二控制焊盘220，第一控制焊盘210用于输入第一控制信号；第二控制焊盘220用于输入第二控制信号，第一控制焊盘210和第二控制焊盘220均设于划片道12。
在此基础上，所述寄生电阻模拟电路300还包括第二开关元件320、第三开关元件330和测试模式电路。第二开关元件320的第一端连接于测试焊盘100，第二开关元件320的第二端连接所述晶粒400；第三开关元件330的第一端连接于测试焊盘100，第三开关元件330的第二端连接所述晶粒400；测试模式选择电路350具有两路输入端和多路输出端，第一路输入端连接所述第一控制焊盘210，第二路输入端连接所述第二控制焊盘220，测试模式选择电路350的第一路输出端连接于所述第一开关元件310的控制端，测试模式选择电路350的第二路输出端连接于所述第二开关元件320的控制端，测试模式选择电路350的第三路输出端连接于所述第三开关元件330的控制端。
如图5所示，所述测试模式选择电路350包括第一反相器351、第二反相器352、第一与门353、第二与门354和第三与门355。第一反相器351输入端连接于所述第一控制焊盘210；第二反相器352输入端连接于所述第二控制焊盘220；第一与门353的第一输入端连接于所述第一反相器351的输出端，第一与门353的第二输入端连接于所述第二控制焊盘220，第一与门353的输出端连接于所述第一开关元件310的控制端；第二与门354的第一输入端连接于所述第二反相器352的输出端，第二与门354的第二端输入端连接于所述第一控制焊盘210，第二与门354的输出端连接于所述第二开关元件320的控制端；第三与门355的第一输入端连接于所述第一控制焊盘210，第三与门355的第二端连接于所述第二控制焊盘220，第三与门355的输出端连接于所述第三开关元件330的控制端。其中，第一与门353的输出端为测试模式选择电路350的第一路输出段，第二与门354的输出端为测试模式选择电路350的第二路输出端，第三与门355的输出端为测试模式选择电路350的第三路输出端。
可以记第一控制焊盘210输入的第一控制信号为A，第二控制焊盘220输入的第二控制信号为B，则测试模式选择电路350输出端输出的信号为，第一路输出信号设计图
相关信息详情
申请码:申请号:CN201921079091.7
申请日:2019-07-10
公开号:公开日:国家:CN
国家/省市:34(安徽)
授权编号:CN209822634U
授权时间:20191220
主分类号:H01L23/544
专利分类号:H01L23/544;G01R31/28
范畴分类:38F;
申请人:长鑫存储技术有限公司
第一申请人:长鑫存储技术有限公司
申请人地址:230000 安徽省合肥市经济技术开发区翠微路6号海恒大厦630室
发明人:李新
第一发明人:李新
当前权利人:长鑫存储技术有限公司
代理人:王辉;阚梓瑄
代理机构:11438
代理机构编号:北京律智知识产权代理有限公司 11438
优先权:关键词:当前状态:审核中
类型名称:外观设计