具有SCR结构的IGBT器件论文和设计-李泽宏

全文摘要

本发明属于功率半导体技术领域，具体涉及一种具有SCR结构的IGBT器件，本发明通过在分立浮空Pbody区内使第一N型区、P型区、第二N型区与P+浮空Pbody区形成SCR结构，器件正向导通时，SCR结构不导通，并储存空穴增强电导调制，并通过金属电极串联二极管进一步降低泄露电流；关断时提供空穴泄放通道，降低关断时间，达到在不影响其他电学特性的情况下，降低了开关时间和开关损耗；器件处于阻断状态下，SCR结构穿通，增加了器件耐压能力。

主设计要求

1.一种具有SCR结构的IGBT器件，其特征在于：其整个元胞关于元胞中线对称；其元胞结构包括从下至上依次层叠的金属电极(7)、P+集电区(6)、N型缓冲层(5)、N-漂移区(4)，金属发射极(9)、金属电极(17)和金属连线(18)位于N-漂移区(4)的上方；所述N-漂移区(4)的顶层中间区域设有分立浮空Pbody区(8)，所述分立浮空Pbody区(8)的内部顶层中间区域分别设有第一N型区(12)、P型区(13)、第二N型区(14)，其中第一N型区(12)位于分立浮空Pbody区(8)内部顶层中间区域；P型区(13)位于第一N型区(12)内部顶层中间区域；第二N型区(14)位于P型区(13)内部顶层中间区域；第一N型区(12)、P型区(13)、第二N型区(14)与P+浮空Pbody区(8)形成SCR结构；所述金属发射极(9)与金属电极(17)之间有一个或者多个由N+多晶硅(15)、P+多晶硅(16)形成的二极管，多个二极管之间通过金属连线(18)相连接；所述N+多晶硅(15)、P+多晶硅(16)与金属连线(18)形成的二极管下方通过介质层(11)与N-漂移区(4)形成隔离；所述P+基区(2)、N+发射区(1)均与金属发射极(9)接触；所述P+基区(2)、N+发射区(1)与分立浮空Pbody区(8)之间设有栅极结构，所述栅极结构包括栅电极(10)和栅介质层(3)，栅介质层(3)沿器件垂直方向延伸进入N-漂移区(4)中形成沟槽，所述栅电极(10)设置在沟槽中；所述栅介质层(3)的一侧与P+基区(2)、N+发射区(1)、N-漂移区(4)接触，所述栅介质层(3)的另一侧与分立浮空Pbody区(8)通过N-漂移区(4)相隔离。

设计方案

2.根据权利要求1所述的一种具有SCR结构的IGBT器件，其特征在于：第一N型区(12)、P型区(13)、第二N型区(14)与分立浮空Pbody区(8)形成的SCR在器件通态条件下不会开启。

3.根据权利要求1所述的一种具有SCR结构的IGBT器件，其特征在于：分立浮空Pbody区(8)的结深大于栅极结构的深度，分立浮空Pbody区(8)的掺杂方式为非均匀掺杂或者均匀掺杂。

4.根据权利要求1所述的一种具有SCR结构的IGBT器件，其特征在于：第一N型区(12)的掺杂方式为非均匀掺杂或者均匀掺杂，且分立浮空Pbody区(8)与第一N型区(12)掺杂下边界的结深之差，小于分立浮空Pbody区(8)与第一N型区(12)同侧横向边界长度之差。

5.根据权利要求1所述的一种具有SCR结构的IGBT器件，其特征在于：P型区(13)的掺杂方式为非均匀掺杂或者均匀掺杂，且第一N型区(12)与P型区(13)掺杂下边界的结深之差，小于第一N型区(12)与P型区(13)同侧横向边界长度之差。

6.根据权利要求1所述的一种具有SCR结构的IGBT器件，其特征在于：第二N型区(14)的掺杂方式为非均匀掺杂或者均匀掺杂，且P型区(13)与第二N型区(14)掺杂下边界的结深之差，小于P型区(13)与第二N型区(14)同侧横向边界长度之差。

7.根据权利要求1-6任意一项所述的一种具有SCR结构的IGBT器件，其特征在于：器件所用半导体材料为单晶硅、碳化硅或者氮化镓。

设计说明书

技术领域

本发明属于功率半导体技术领域，具体涉及一种具有SCR结构的IGBT器件。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transister，IGBT)，其结构由MOS结构和三极管结构复合而成。IGBT由于其具有驱动电流小、输入阻抗高、热稳定性好、工作电流大等优点，被广泛的应用于开关电源、整流器、逆变器、UPS(Uninterruptible PowerSystem，不间断电源)等领域，同时也是新能源汽车、智能电网等新技术发展的基础。

自1979年美国通用电气公司的Baliga首次提出IGBT的概念以来，其得到迅速发展。由早起的PT(Punch Through)型结构到NPT(Non-punch Through)型结构，再到N+缓冲层结构的加入，一步步改善了IGBT通态特性与开关特性。其栅结构同时也由平面栅转变到槽栅，解决了JFET区域的存在导致饱和压降高的问题。随着工艺发展以及需求的不断提高，IGBT元胞的尺寸也在逐渐减小，其单位面积电流密度不断增大，导致器件抗闩锁能力和抗短路能力下降。

针对这个问题，有人提出在两个槽栅之间引入FP(Floating-Pbody)结构，减小了单位面积的沟道密度，其本质上是减小了单位面积的电流密度，以提高短路能力。但这个结构的引入，在IGBT开关过程中FP电位的变化会产生位移电流，与栅电容耦合后对栅压造成影响，降低栅极控制能力。为此有人提出结构，将FP结构改为分立浮空P区结构(SFP,Separate Floating Pbody)，使两个槽之间的P型掺杂区与槽分离，位移电流无法作用于栅极；并且SFP区深度深于槽栅的深度，将槽栅底部电场削弱，并增强了电导调制，但会影响关断损耗；若将分立浮空P区接地，可以有效降低关断损耗、改善阻断特性，但会导致正向饱和压降增大。

发明内容

鉴于上文所述，本发明针对现有的SFP的Trench-IGBT器件存在的器件通态特性、开关损耗大等问题，提供了一种具有SCR(Silicon Controlled Rectifier，可控硅)结构的IGBT器件。通过在分立FP中形成四层P、N、P、N、的SCR结构，形成空穴载流子通道；由于阻断状态下，SCR中的PNP三极管穿通，拉低分立FP电位，有效的增加了阻断能力；在关断过程中FP内电位的变化使穿通三极管在关断过程中开启，进而SCR开启，提供了一条空穴泄放的通路降低了关断损耗；SCR在正常导通状态不会开启，并通过串联二极管进一步减小泄漏电流，保证了器件的导通特性与抗EMI能力。

为实现上述发明目的，本发明技术方案如下：

一种具有SCR结构的IGBT器件，其整个元胞关于元胞中线对称；其元胞结构包括从下至上依次层叠的金属电极7、P+集电区6、N型缓冲层5、N-漂移区4，金属发射极9、金属电极17和金属连线18位于N-漂移区4的上方；所述N-漂移区4的顶层中间区域设有分立浮空Pbody区8，所述分立浮空Pbody区8的内部顶层中间区域分别设有第一N型区12、P型区13、第二N型区14，其中第一N型区12位于分立浮空Pbody区8内部顶层中间区域；P型区13位于第一N型区12内部顶层中间区域；第二N型区14位于P型区13内部顶层中间区域；第一N型区12、P型区13、第二N型区14与P+浮空Pbody区8形成SCR结构；所述金属发射极9与金属电极17之间有一个或者多个由N+多晶硅15、P+多晶硅16形成的二极管，多个二极管之间通过金属连线18相连接；所述N+多晶硅15、P+多晶硅16与金属连线18形成的二极管下方通过介质层11与N-漂移区4形成隔离；所述P+基区2、N+发射区1均与金属发射极9接触；所述P+基区2、N+发射区1与分立浮空Pbody区8之间设有栅极结构，所述栅极结构包括栅电极10和栅介质层3，栅介质层3沿器件垂直方向延伸进入N-漂移区4中形成沟槽，所述栅电极10设置在沟槽中；所述栅介质层3的一侧与P+基区2、N+发射区1、N-漂移区4接触，所述栅介质层3的另一侧与分立浮空Pbody区8通过N-漂移区4相隔离。

作为优选方式，第一N型区12、P型区13、第二N型区14与分立浮空Pbody区8形成的SCR在器件通态条件下不会开启。

作为优选方式，分立浮空Pbody区8的结深大于栅极结构的深度，分立浮空Pbody区8的掺杂方式为非均匀掺杂或者均匀掺杂。

作为优选方式，第一N型区12的掺杂方式为非均匀掺杂或者均匀掺杂，且分立浮空Pbody区8与第一N型区12掺杂下边界的结深之差，小于分立浮空Pbody区8与第一N型区12同侧横向边界长度之差。

作为优选方式，P型区13的掺杂方式为非均匀掺杂或者均匀掺杂，且第一N型区12与P型区13掺杂下边界的结深之差，小于第一N型区12与P型区13同侧横向边界长度之差。

作为优选方式，第二N型区14的掺杂方式为非均匀掺杂或者均匀掺杂，且P型区13与第二N型区14掺杂下边界的结深之差，小于P型区13与第二N型区14同侧横向边界长度之差。

作为优选方式，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。

本发明的分立浮空Pbody区8中SCR结构需要满足以下条件：

(1)分立浮空Pbody区8的深度大于槽栅的深度。

(2)分立浮空Pbody区8在器件阻断状态或导通状态时，不完全耗尽。

(3)导通状态下第一N型区12不可完全耗尽，SCR处于阻断状态。

相比现有技术，本发明的有益效果在于：

(1)本发明通过在分立浮空Pbody区8中引入SCR，SCR等效为空穴通路开关；在器件正向导通时，SCR为阻断状态，可以存储空穴，降低器件的饱和导通压降；在器件开关过程中，SCR穿通，为空穴提供泄放通路，降低关断时间和关断损耗；器件在阻断状态下，SCR穿通，使分立浮空Pbody区电位降低，增加了击穿电压。

(2)本发明通过在金属电极17串联一个或者多个二极管进一步降低SCR泄漏电流。

附图说明

图1是传统分立浮空Pbody区IGBT器件的结构示意图；

图2是本发明提供的具有SCR结构的IGBT器件的结构示意图；

图3是本发明提供的具有SCR结构的IGBT器件等价电路图；

图中：1为N+发射区，2为P+基区，3为栅介质层，4为N-漂移区，5为N型缓冲层，6为P+集电区，7为金属集电极，8为分立浮空Pbody区，9为金属发射极，10为栅电极，11为介质层，12为第一N型区，13为P型区，14为第二N型区，15为N+多晶硅，16为P+多晶硅，17为金属电极，18为金属连线。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

具体的，第一N型区12、P型区13、第二N型区14与分立浮空Pbody区8形成的SCR在器件通态条件下不会开启。

具体的，分立浮空Pbody区8的结深大于栅极结构的深度，分立浮空Pbody区8的掺杂方式为非均匀掺杂或者均匀掺杂。

具体的，第一N型区12的掺杂方式为非均匀掺杂或者均匀掺杂，且分立浮空Pbody区8与第一N型区12掺杂下边界的结深之差，小于分立浮空Pbody区8与第一N型区12同侧横向边界长度之差。

具体的，P型区13的掺杂方式为非均匀掺杂或者均匀掺杂，且第一N型区12与P型区13掺杂下边界的结深之差，小于第一N型区12与P型区13同侧横向边界长度之差。

具体的，第二N型区14的掺杂方式为非均匀掺杂或者均匀掺杂，且P型区13与第二N型区14掺杂下边界的结深之差，小于P型区13与第二N型区14同侧横向边界长度之差。

具体的，器件所用半导体材料为单晶硅、碳化硅或者氮化镓。下面结合实施例对本发明原理进行详细说明：

所提结构在正向阻断时，IGBT栅极为零电位，此时SCR处于穿通状态，分立浮空Pbody区8通过穿通的SCR与正偏二极管与地直接相连，相当于穿通结构FP接地，增加了浮空Pbody\/N-漂移区4形成的PN结的耐压；并且由于分立浮空Pbody区8结深大于栅介质层3，可以削弱槽栅底部电场，有助于提升器件击穿电压。相比之下，图1的传统分立浮空Pbody区IGBT结构，分立浮空Pbody区8在正向导通时会存储空穴，关断时空穴只能通过P+基区泄放，增加了泄放路径长度，增大了关断时间以及关断损耗；同时，在阻断状态下，分立浮空Pbody区浮空，其内部电位高于所提结构将分立浮空Pbody区8通过二极管接地，使其阻断电压低于所提结构。

所提结构在导通的时，FP电位不足以使SCR中PNP三极管穿通，SCR处于阻断状态，并通过金属电极17串联二极管减小泄漏电流。本发明的具有SCR结构的IGBT器件在器件导通时与传统分立浮空Pbody区IGBT结构在导通状态下一样可以在分立浮空Pbody区8积累足够多的空穴，使器件具有较低的饱和压降。

所提结构在在关断时，由于在器件体内空穴需要泄放，在泄放过程中分立浮空Pbody区8电位抬升，当达到使SCR中三极管穿通的电压时，SCR开启，泄放通路打开，空穴从金属电极17流出，器件内部存储的过剩空穴可以更快的被抽取，可以有效的降低开关时间和开关损耗。

本发明提出的器件结构决定了器件能够实现足够可靠的正向阻断能力，提高器件的栅控能力，实现更短的开关时间，降低开关损耗。

综上所述，本发明提供的一种具有SCR结构的IGBT器件，相比于目前传统结构，本发明引入了一条可随开关变化的空穴通路；在阻断状态下可以维持耐压，导通状态空穴通路关闭，可增强电导调制效果；在关断过程中，空穴通路开启，提高泄放速度，降低关断时间，降低关断损耗。

需要特别说明的是，本发明中关于具有SCR结构的IGBT器件，不仅适用于目前普遍使用的3300V—6500V高压IGBT器件，同样适用于基于平面栅以及槽栅型的中压范围的IGBT器件。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

设计图

具有SCR结构的IGBT器件论文和设计

具有SCR结构的IGBT器件论文和设计-李泽宏

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢