导读:本文包含了锁相倍频论文开题报告文献综述、选题提纲参考文献，主要关键词:倍频,锁相环,相位,电网,频率,噪声,不平衡。
锁相倍频论文文献综述写法
田禹泽,王煜,赵欣,黄书华,常振[1]（2019）在《一种长周期和大倍频系数条件下的数字锁相环》一文中研究指出遥感设备需要配备高精度的本地时钟源与卫星平台时钟同步,数字锁相环设计是时钟同步和倍频的关键技术,而长周期输入信号和大倍频系数从两方面增加了设计难度。设计了一种针对秒脉冲同步和10000倍倍频条件下的数字锁相环,通过建立Z域模型和S域近似分析了其响应特性,用现场可编程门阵列予以实现.实验表明,本设计实现的数字锁相环最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于0.1 ms,在实际应用中可以稳定输出本地时钟,满足遥感设备时钟同步和倍频的需求。(本文来源于《量子电子学报》期刊2019年02期）
李珊,张喜玲,封佳池[2]（2019）在《基于改进SOGI的二倍频锁相在APF中的应用》一文中研究指出谐波电流检测环节是四桥臂有源电力滤波器的重要组成部分,而且锁相环的性能决定了其检测的精度,显得尤为重要。因此本文对基于瞬时无功功率的dq检测法中的传统SRF-PLL锁相环进行了研究,提出一种基于改进SOGI的新型二倍频锁相方法。他能够在电网电压处于非理想情况下进行正确有效的锁相,从而实现与电网保持同相位,提高了谐波检测的精度和APF的性能,最后用Matlab仿真和实验结果证明了所提方法的正确性和有效性。(本文来源于《电力电容器与无功补偿》期刊2019年01期）
张昆鹏[3]（2018）在《一种应用于TDC的倍频延迟锁相环电路设计》一文中研究指出随着通信技术的不断发展,计算机处理速度不断提高,信号处理的速度也越来越快。时钟产生电路作为数字集成电路的核心模块,会在很大程度上影响整体电路芯片的性能,这对集成于芯片内部时钟产生电路的性能提出了越来越高要求。根据时间数字转换器的应用需求,本文设计了一种倍频延迟锁相环电路,可实现输入到输出时钟的2~8倍频整数倍转换。在经典倍频延迟锁相环结构基础上,本文增加启动控制模块,防止系统错锁或者失锁;同时为了减小在逻辑选择过程中由于输入不同时钟信号而产生的周期性误差,本文对压控延时线和逻辑选择电路进行优化,通过改进分频器结构,实现鉴相时钟的频率和相位匹配要求。此外,在设计模拟倍频延迟锁相环系统时,基于鉴相时刻的方法,对压控延时线的调谐增益进行理论分析,并在此基础上对比分析锁相环、延迟锁相环以及倍频延迟锁相环的区别;同时为加快锁定速度,对环路带宽进行定性分析。此外为降低输出噪声,首先确定系统输出时钟的噪声来源,及其对输出噪声的影响;其次,根据倍频延迟锁相环小信号传输模型,推导出系统噪声的线性传递模型;最后,对各模块噪声系数进行归纳分析,从而给出降低输出噪声的设计方法和策略。本文基于TSMC 0.35μm CMOS工艺,基于Cadence EDA工具完成电路搭建和版图设计,并充分考虑衬底噪声、天线效应、电源线和地线以及子模块之间的相互干扰,完成寄生参数提取、系统后仿真和流片验证。芯片测试结果表明,在输入时钟频率为18MHz-38MHz的条件下,输出时钟可实现2倍频锁定,对应的输出时钟信号频率范围是36MHz-76MHz,静态相差是124ps,RMS抖动是24ps@18MHz,26ps@38MHz。(本文来源于《东南大学》期刊2018-06-11）
庞春辉,王绍东[4]（2018）在《Ka波段低相噪锁相倍频源设计》一文中研究指出在通信系统中,频率源的相位噪声和频率跳变时间对系统的指标有重要影响。为了满足通信系统性能日益提高的需要,设计了一种低相噪快速跳变频率源。分析了各种频率源信号产生方式的优缺点,使用AD公司的鉴相器和国产定制VCO,采用锁相方式产生大步进和小步进2种信号,混频得到Ku波段信号,倍频滤波得到Ka波段信号。详细分析了各项指标的设计,仿真了锁相源的相位噪声和跳频时间,讨论了影响杂散的因素及解决办法。测试结果表明,该频率源输出频率范围为30~31 GHz,跳频时间为22μs,相位噪声为-97.0 d Bc/Hz@10 k Hz,达到同类产品较高水平。(本文来源于《无线电工程》期刊2018年06期）
林辉[5]（2018）在《低杂散、低噪声锁相倍频信号源设计》一文中研究指出近年来,电子技术发展的越来越快,电子产品不断推陈出新,人们也越来越依赖电子产品。信号源,被称为电子系统的“心脏”,它为电子系统提供时钟信号。信号源广泛应用于各个领域,例如通信工程等。高性能高频率振荡器常常因为工艺和技术的限制,在直接制造生产上有一定的困难,并且成本较高。而利用频率合成技术能够快速制造出合适的信号源,节省时间降低成本,这使得频率合成技术在电子系统行业内得到广泛的应用和发展。本论文的内容是利用锁相倍频技术设计100M信号源。论文以PLL技术为切入点,首先介绍锁相环路的基本理论及其组成结构,对其各个组成模块进行分析建模,并介绍信号源的各个重要指标。然后通过分析信号源杂散与噪声的类型建立各个组成部分的噪声模型并提出改善关键指标的意见及方法。本论文研究的课题采用两种方案,首先方案一利用集成鉴相器、VCO和分频器的锁相环芯片设计出频率源。此方案以ADF4351锁相环芯片为基础,通过ADIsimPL软件进行仿真并以此为参考,然后结合MATLAB计算出环路滤波器各个器件的值设计出合适的环路滤波器,设计出芯片的外围电路。系统利用STM32作为主控芯片,对锁相环芯片各个寄存器进行控制,从而设计出完整的信号源系统。为了改善集成芯片中各个功能而获得更好的性能指标。本论文提出并设计了方案二。此方案利用分立的二极管平衡鉴相器、压控振荡器和分频器搭建了锁相环电路,并与方案一对比研究。最后利用R&S FSUP 8信号源分析仪对两种方案的性能指标进行测试及验证,测试结果显示方案二比方案一在杂散拟制方面改善了10dBc以上,近端的相位噪声比方案一改善了-22dBc/Hz以上。方案二的相位噪声测试结果达到-102dBc/Hz@10Hz,-130dBc/Hz@100Hz。杂散拟制和相位噪声指标得到了较为明显的改观,并且达到了要求的设计指标。(本文来源于《电子科技大学》期刊2018-04-10）
曹玉梅,梁珍珍[6]（2018）在《基于延迟锁相环和锁频环结构的全数字同步倍频器》一文中研究指出针对现有基于PLLs/DLLs的全数字化同步倍频器结构存在的不足,提出了一种基于双环结构的全数字同步倍频器。它由延迟锁相环和锁频环共享一个共同的参考时钟信号(F_(REF))构成,不需要任何模拟组件,采用Verilog-HDL语言设计,在Altera DE2-70开发板上实现合成;实验结果表明,所提出的结构相比于现有的结构,能够获得更高频率的输出时钟信号,提供更好的频率分辨率、更好的抖动性能和高倍乘因子。(本文来源于《电子器件》期刊2018年01期）
闫朝阳,张青山,白鹤,吴晓雨[7]（2017）在《基于正弦幅值积分器的新型2倍频锁相技术》一文中研究指出针对电网电压不平衡及畸变工况下,同步旋转坐标系锁相环(SRF-PLL)方法对同步信息检测精度的影响,基于正弦幅值积分器(SAI)与级联型二阶广义积分器(SOGI),提出了一种新型2倍频锁相方法。在负旋转坐标系下,利用SAI对频率极性选择的特点,对2倍频分量进行了分离与提取,克服了SRF-PLL,在不平衡工况下产生2倍工频波动的缺点;在电网严重畸变的情况下,基于级联型SOGI良好的滤波性能,有效地提取出电网基波分量。介绍了级联型SOGI与SAI两种积分器,并与SRF-PLL方法进行了对比,仿真与实验结果表明,所提方法可行有效。(本文来源于《电力电子技术》期刊2017年06期）
李建霞,闫朝阳,白鹤,贺红艳[8]（2017）在《一种基于2倍频锁相的锁相环技术及并网应用》一文中研究指出基于解结耦思想,建立矩阵式高频链逆变器数学模型。针对不平衡电网,提出2倍频锁相方案,对电网电压正序分量产生的2倍频交流量进行锁相,消除负序分量带来的影响,提高正序分量信息的检测速度和精度。采用电流平衡并网控制方法设计高频链并网逆变器并网控制系统,并采用DFF-PLL和DSOGI-PLL两种锁相方法对比研究。Matlab软件仿真结果表明在不平衡电网情况下,采用2倍频锁相方法和电流平衡控制策略建立矩阵式高频链逆变器并网系统的可行性,同时验证了DFF-PLL在速度和精度方面的优越性。(本文来源于《电气传动》期刊2017年05期）
李翔[9]（2017）在《全数字锁相倍频及其在失真度测量中的应用》一文中研究指出传统锁相环(PLL)由鉴相、低通滤波、压控振荡等模拟环节构成,频率捕捉范围较窄,相位跟踪精度不高,锁定时间较长。提出一种完全基于数字电路的锁相倍频方法,可实现频率和相位的精确跟踪,且频率适应范围宽。将该方法用于数字式失真度测量仪,可实现待测信号的精确整周期采样,避免栅栏效应和频谱泄漏,提高测量精度。(本文来源于《电子技术》期刊2017年01期）
陈涛,孙兵锋,阎世栋,梅刚华,钟达[10]（2014）在《一种小型化铷原子钟锁相倍频窄带VCO设计》一文中研究指出设计了一款用于小型化铷原子钟锁相倍频器的窄带VCO(压控振荡器)电路.振荡电路采用了稳定性好的克拉泼电路方案.应用仿真软件对该电路进行仿真分析和优化设计.最终设计出的VCO电路主要性能指标为:输出频率范围为440 MHz~470 MHz,频率调谐灵敏度为18 MHz/V,二次谐波抑制度为-15 d Bc,由其构成的锁相倍频器实现了低相噪设计要求,使小型化铷原子钟具备了实现高的频率稳定度潜力.(本文来源于《波谱学杂志》期刊2014年04期）
锁相倍频论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
谐波电流检测环节是四桥臂有源电力滤波器的重要组成部分,而且锁相环的性能决定了其检测的精度,显得尤为重要。因此本文对基于瞬时无功功率的dq检测法中的传统SRF-PLL锁相环进行了研究,提出一种基于改进SOGI的新型二倍频锁相方法。他能够在电网电压处于非理想情况下进行正确有效的锁相,从而实现与电网保持同相位,提高了谐波检测的精度和APF的性能,最后用Matlab仿真和实验结果证明了所提方法的正确性和有效性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
锁相倍频论文参考文献
[1].田禹泽,王煜,赵欣,黄书华,常振.一种长周期和大倍频系数条件下的数字锁相环[J].量子电子学报.2019
[2].李珊,张喜玲,封佳池.基于改进SOGI的二倍频锁相在APF中的应用[J].电力电容器与无功补偿.2019
[3].张昆鹏.一种应用于TDC的倍频延迟锁相环电路设计[D].东南大学.2018
[4].庞春辉,王绍东.Ka波段低相噪锁相倍频源设计[J].无线电工程.2018
[5].林辉.低杂散、低噪声锁相倍频信号源设计[D].电子科技大学.2018
[6].曹玉梅,梁珍珍.基于延迟锁相环和锁频环结构的全数字同步倍频器[J].电子器件.2018
[7].闫朝阳,张青山,白鹤,吴晓雨.基于正弦幅值积分器的新型2倍频锁相技术[J].电力电子技术.2017
[8].李建霞,闫朝阳,白鹤,贺红艳.一种基于2倍频锁相的锁相环技术及并网应用[J].电气传动.2017
[9].李翔.全数字锁相倍频及其在失真度测量中的应用[J].电子技术.2017
[10].陈涛,孙兵锋,阎世栋,梅刚华,钟达.一种小型化铷原子钟锁相倍频窄带VCO设计[J].波谱学杂志.2014