一、高性能Reed-Solomon码编译码方法及其相关技术的研究（论文文献综述）
丘耿鑫[1]（2021）在《面向高吞吐率的极化码相关技术研究与应用》文中研究表明
马金朋[2]（2021）在《LDPC编码协作系统高效联合迭代译码研究》文中提出
袁雅琴[3]（2021）在《码率兼容的QC-LDPC码构造方法研究》文中研究指明
刘洋[4]（2021）在《基于BCH与LDPC算法的NAND Flash纠错方法研究》文中提出随着信息技术革命的推进,信息产业对海量数据的存储与处理提出了越来越高的要求,NAND FLASH凭借其容量、速度方面的优势已成为现代存储系统的主要选择。而考虑到NAND闪存存储介质上的数据存在比特翻转的可能性,所以选择使用如BCH和LDPC等具有较强纠错能力的纠错算法来保证数据的准确性和系统的可靠性是至关重要的。针对误码分布的两种情况,本文分别设计实现并优化了具有模块化思想的并行BCH纠错系统和LDPC纠错系统。在误码率极低时,例如基于SLC的存储设备可以应用BCH纠错系统来消除位翻转的影响;而在误码率较高时,例如基于MLC、TLC的存储设备可以应用LDPC纠错系统来完成位错的校正。在BCH方面,首先阐述了编码的原理及实现方法。其次在错误检测模块中提出了一种采用资源复用和结构共享技术来减少硬件消耗的方法。为了减少计算量,提高计算速度,提出了一种基于查找表和树形结构的错误位置多项式系数计算的非求逆方法。最后采用提前终止法和缩小根距法可以显着降低功耗和提高解码速度。在LDPC方面,首先分析讨论了其编解码的结构化思想,然后从硬件实现的角度着手,以编译码复杂度低的能够提供足够的并行性和灵活性的QC-LDPC码作为设计基础,利用其子矩阵为循环结构的特点,在编码时复用其核心的计算结构,因此能够极大的简化设计流程,实现快速编码。译码方案采用计算速度更快的归一化最小和算法并应用实用的分层译码技术,可以实现多个校验方程相关消息的同时更新和传递。最后针对一些特殊的、要求数据的准确率达到很高水平的应用场景,提出可以采用纠错性能更好BCH+LDPC级联的纠错方案。实验结果验证了方案的可行性以及高效编解码算法的有效性。
康婧[5]（2021）在《星地高速数传LDPC码编译码算法及高效实现技术研究》文中研究说明随着空间探测任务需求日益提升,航天器携带的载荷设备趋于精密多样,星地链路传输数据量大幅增加。近地轨道（Low Earth Orbit,LEO）卫星因具有发射成本低、通信时延小和覆盖范围广等优势而被广泛应用,如何在LEO卫星星上硬件资源、数传时间有限的情况下实现高速数据传输已成为我国目前航天器发展需要解决的核心难题。信道编码作为高速数传的重要环节,能够提高数传系统的抗干扰性和可靠性。低密度奇偶校验（Low-density Parity-check,LDPC）码是一种纠错性能逼近Shannon极限的信道编码,已广泛应用于光纤通信、空间通信、存储等领域。然而LDPC码一般码长较长,其迭代译码算法具有较高的计算和存储复杂度,且LDPC码并不能像Turbo码一样通过打孔灵活调整码率适应信道变化,因此LDPC码在LEO卫星高速数传中的应用仍面临着挑战。本文为满足LEO卫星高速数传需求,依托于中国科学院空间科学先导专项,从LDPC码编译码算法设计和高效硬件实现两个层面展开了研究,旨在设计高速高效、低复杂度、码率兼容、可重构、低功耗的LDPC码编译码器,论文的主要工作和创新点如下:1.提出了一种基于CCSDS近地应用标准的低复杂度可重构LDPC编码器,解决了串行编码器无法满足高速数传需求、并行编码器资源消耗大的问题。为缩短编码延时,提出了并行编码算法;通过分析不同并行度编码的结构特点,实现了可重构编码方案;采用优化的移位寄存器累加单元,降低了硬件复杂度。在Xilinx FPGA上对提出的LDPC编码器进行了实现,结果表明,在125 MHz工作时钟下,编码数据吞吐率最高可达1 Gbps,寄存器资源和查找表资源与相同平台编码器相比分别降低了13.7%和14.8%。2.针对LEO卫星信道具有时变性、空间通信设备需具备低功耗的特点,提出了基于DVB-S2标准的快速累加并向递归（Fast Accumulate Semi-parallel Recursive,FASPR）LDPC编码算法及高效低功耗LDPC编码器。为快速并向递归计算校验比特,采用新型校验比特存储器阵列,实现码率兼容的同时提高了编码数据吞吐率;利用二进制特性对校验比特计算进行简化,降低了功耗。在Xilinx FPGA上对提出的编码器进行了实现,结果表明,该编码器能够兼容2种码率,3种编码并行度,在347.5 MHz工作时钟下,编码数据吞吐率最高可达1.104 Gbps,编码器功耗与相同平台编码器相比降低了21.7%。3.面向LEO卫星可变编码调制（Variable Coding Modulation,VCM）高速数传应用场景,在高效低功耗LDPC编码器基础上,提出了一种高效前向纠错码（Forward Error Correction,FEC）编码器,能够支持多种VCM模式,具有高效性。在Xilinx FPGA上对提出的编码器进行了实现,结果表明,该编码器能够正确切换支持3种VCM模式,在389.5 MHz工作时钟下,编码数据吞吐率最高可达1.19 Gbps。4.为解决动态策略串行译码算法具有较高复杂度的问题,提出了一种低复杂度LDPC码动态策略串行译码算法（Residual-based Layered Belief Propagation,RB-LBP）。利用残差值作为度量动态确定每次迭代时层的更新顺序,分析及仿真结果表明,与传统译码算法相比,该算法具有较低的计算复杂度,且具有较快译码收敛速度和较优译码性能。针对归一化最小和译码算法（Normalized Min-Sum Algorithm,NMSA）,提出了一种增强部分并行架构高速LDPC译码器,提高了译码数据吞吐率。首先将多对角线矩阵进行拆分并采用分布式存储策略分别存储置信度信息;然后将拆分后子矩阵的多行（列）置信度信息存储在同一内存地址,成倍增加了每次内存读写数据量与节点运算量。在Xilinx FPGA上对提出的LDPC译码器进行了实现,结果表明,在250 MHz工作时钟下,译码吞吐率为1.02 Gbps。通过软件仿真、硬件测试以及与现有LDPC编译码器的对比,证明了本文提出的LDPC编译码器具有可行性及高效性,在未来LEO卫星高速数传系统中具有较高应用价值。目前,本文提出的低复杂度可重构LDPC编码器已应用于中国科学院空间科学先导专项“先进天基天文台”（Advanced Space-based Solar Observatory,ASO-S）科学卫星高速数传系统;提出的FEC编码器已应用于中国科学院空间科学先导专项“地球大数据科学工程”（Big Earth Data Science Engineering Project,CASEarth）科学卫星VCM数传系统。本文的工作具有重要的工程意义。
钟敏[6]（2021）在《SRAM型FPGA的SEU容错技术研究》文中提出SRAM型FPGA高逻辑密度的可重构资源以及可动态重构的特性,使其在航空航天等领域得到了广泛的应用。然而,基于CMOS工艺结构的SRAM存储单元在空间辐射环境中容易受到辐射粒子的撞击引起内部逻辑的翻转——单粒子翻转效应（Single Event Upset,SEU）。常规的翻转主要是单比特翻转（Single Bit Upset,SBU）,而FPGA技术节点越小其逻辑资源越紧凑,单个逻辑翻转时会诱发其相邻位发生翻转,引发多比特翻转事件（Multiple Bit Upset,MBU）。FPGA的存储单元中块存储器（Block RAM,BRAM）和配置存储器（Configuration RAM,CRAM）内存占比最高,而且传统的SBU纠错方法无法适用于MBU,因此BRAM和CRAM的MBU容错研究对于缓解SEU效应至关重要。本文以Xilinx Virtex-5系列XC5VFX70T芯片为目标,研究BRAM和CRAM的SEU故障缓解策略,设计了可注入最多4位错误的故障测试系统,模拟MBU事件。研究了纠错能力更强的纠错码,并设计故障检错与纠错（Error Detection and Correction,EDAC）系统实现MBU故障的修复,从而降低SEU事件对FPGA存储器的影响,提高FPGA系统的可靠性。本文利用Reed-Muller（RM）码设计了EDAC容错系统对BRAM进行防护,并且针对EDAC系统自身没有辐射防护功能的缺陷,进行了三模冗余的加固防护。研究了CRAM的帧组织结构,并采用内部配置访问接口（Internal Configuration Access Port,ICAP）对CRAM进行回读/配置操作;设计Gray码防护系统,利用校验位实现对配置帧数据的检错与纠错。通过研究Essential Bits技术将CRAM配置帧中与用户设计相关的必要位提取出来作为故障库,减少需要处理的帧数据。最后,仿真和实验验证结果均表明,本设计能实现对BRAM和CRAM的多位故障注入、故障检测与故障修复,并且最高能纠正3位及以下的翻转。在50MHz的工作频率下CRAM的故障检测与修复可在回读一帧的时间内同时完成,因此单帧故障检测与修复周期为2.38μs,修复后重配置一帧的周期为2.32μs。系统所占Slice资源的比例约为2.7%。
冯博文[7]（2021）在《面向高通量空天通信的极化编码技术研究》文中提出空天通信作为新一代无线通信技术和航天科技前沿领域的结合,其发展呈现卫星容量宽带化、高中低轨网络化、星地网络异构融合化的趋势。而随着高通量空天通信的发展,信息传输面临环境衰减加剧、链路动态时变、业务场景复杂多样等难点。信道编码技术是通信系统的关键底层技术,需对高通量空天通信全过程的信息传输可靠性提供支撑。但在空天通信特性约束下,传统的编码技术途径对高通量空天通信的适用性不足,对大衰减、快时变链路下的信息连续可靠传输难以保障,对特点、需求迥异的复杂业务和场景也难以精准支持。因此,亟需开展面向高通量空天通信的可靠编码技术创新研究。围绕高通量空天信息传输可靠性需求,本文以提升空天通信特性约束下的编码适用能力为目标,基于极化码技术,开展面向高通量空天通信的新型信道编码理论与技术研究。以提升编码增益能力、适变能力和实用能力为核心,明晰空天通信特性对编码传输的影响机理,探究在少量计算存储开销下获取高编码增益的方法,设计适应空天时变信道的编码传输策略,提出面向空天典型业务和场景的联合编码解决方案,解决高通量空天通信下的编码技术可靠性保障难题。具体开展以下几个方面的研究:首先,开展极化码的高增益译码算法研究及其资源开销优化。针对极化码的编译码原理进行研究,重点针对极化码的高增益译码方法进行资源开销优化工作,基于对译码过程的理论分析,制定译码复杂度优化策略,在尽量保证误码性能的前提下,最大程度地减少译码计算、存储资源开销。使极化码高增益译码方法适合于能力受限的空天节点,提升空天通信编码增益的效用。其次,开展适用于空天时变链路的无速率极化码研究。确定适用于空天的无速率极化码方案设计原则,针对时变信道特点和减少重传需求,设计无速率极化码方案。面向时变信道中的信息连续编码传输需求,以提升效率为目标,设计自适应无速率极化码连续传输方案并进行性能验证。使极化码技术适用于动态时变的空天链路,提升空天通信编码传输的适变能力。再次,开展针对空天通信典型高速流业务的阶梯级联极化码研究。通过码块级联交织的方式引入时间维度保障其可靠性。针对级联编码需求,对高增益译码进行软输入软输出可迭代设计并进行简化,进而对阶梯级联极化码的译码流程进行综合设计。考虑时变链路中的高速流业务传输需求,设计适配的阶梯级联极化码无速率传输方案。为空天通信高速流业务提供一种新型高性能极化码编码方案,支撑空天编码传输对业务的精准匹配。最后,开展面向星地典型传输场景的极化码联合编码研究。以提升用户传输可靠性为目标,引入多天线分集增益,充分考虑空天场景天线相关性问题,开展极化码与空时编码的联合设计。面向星地多用户接入,考虑空天场景链路特点,设计极化码与SCMA联合编码方案,综合考虑估计、检测和译码流程,提升星地多用户接入信息传输可靠性。为星地传输提供新型极化码联合编码解决方案,提升空天通信典型场景下信息传输的可靠性。
王冰冰[8]（2021）在《空间通信中LDPC译码算法研究与译码器设计》文中提出近年来,中国航空航天事业飞速发展,航天任务的复杂度不断增大,航天器中有效载荷产生的数据的精度不断提高,使得地面与航天器间的数据传输量飞速增加。为尽可能地保障数据的可靠传输,迫切的需要一种强大的信道编码方案。低密度奇偶校验（LDPC）码由于其接近香农极限地优异性能,近年来被广泛的应用在各类数字通信标准中,如5G New Radio,802.11n。在空间通信领域,国际空间数据系统咨询委员会（CCSDS）与欧洲电信标准化协会（ETSI）针对不同的数据传输环境也分别设计了相应的LDPC码。在LDPC码的译码上,译码算法的优劣很大程度上影响着LDPC码的表现性能,译码器的设计则关乎通信系统的整体效率。本文对LDPC码译码算法与译码器的设计进行了深入的研究,主要的研究工作如下:（1）对当前LDPC译码算法的发展进行了充分调研,分析对比了各类译码策略在算法复杂度、误码率表现与收敛速度上的差异。在深入分析迭代译码策略的信息传播机制后提出了两种基于排序策略的改进型分层译码算法。第一种改进方法根据非规则LDPC码的奇偶校验阵（PCM）具有不同的行重、列重的特点,提出了一种先验的排序准则对PCM进行重组,使用重组后的PCM进行译码;第二种方法通过引入残差的概念来衡量译码信息的可信度,对于可信度较高的译码层优先译码。通过复杂度分析与性能仿真可以看到,与传统译码算法相比,本文提出的两种译码算法有着更低的误码率和更快的收敛速度。（2）传统上,在现场可编程门阵列（FPGA）上实现高速LDPC译码器需要使用硬件描述语言（HDL）进行手动调优,这需要开发人员了解硬件底层细节,在开发过程需要花费大量精力不断的进行仿真与验证,并且很难实现参数化的设计。本文中使用高层次综合（HLS）工具Vivado HLS设计了一种高效的LDPC译码器架构,利用软件开发语言的优点实现了参数化设计,只需极短时间即可实现不同码字的译码器。该译码器吞吐量可达150～300Mbps,同时具有较低的硬件资源占用,可满足当下空间通信中的数据传输需求,具有很高的实用价值。
孙海超[9]（2021）在《基于HEVC的超高清视频压缩算法研究》文中认为随着社会的飞速发展和宇航技术的不断进步,对高清和超高清视频的需求量越来越大,产生的数据量也越来越多,这给视频传输及空间存储都带来了巨大的成本。所以高清和超高清视频压缩编码是必不可少的技术手段。同时视频压缩编码的性能和复杂度也直接影响着高清和超高视频的应用范围和潜力。因此在保持一定视频质量的情况下,提高视频编码的压缩比,降低视频编码的复杂度是亟需解决的问题。作为新一代高效视频编码标准,HEVC相比于上一代视频压缩编码H.264节省50%左右数据量。然而随着高清和超高清视频的发展和普及,分辨率越来越来大,数量越来越多,并且还要在具有高误码率、带宽有限等特点的空间通信系统中进行视频传输,无疑对视频编码性能和视频传输可靠性提出了更大的挑战。因此,研究如何提高视频压缩编码性能,以及在空间通信系统中进行可靠的视频传输具有很高的应用价值和研究价值。本文针对基于HEVC的视频压缩编码标准以及在空间通信系统中的视频传输进行了深入研究和分析,取得的主要研究成果如下:（1）针对在保证一定视频质量的情况下,需要降低压缩数据量以满足通信带宽有限的问题,本文从消除数据统计冗余的角度,提出了一种基于Bandelet变换的视频压缩算法。该算法通过拉格朗日方法,并结合四叉树划分,以获得DCT变换系数的最优Bandelet基,从而实现对变换系数的最佳稀疏表达,提高压缩比。仿真结果表明,本算法在保证视频质量不变的条件下,能够平均降低约8%的码流。（2）针对HEVC标准进行高清和超清视频的视频压缩时,计算复杂度大幅度增大的问题,本文提出了一种用于全I帧压缩模式的基于相关性的快速帧内预测的压缩算法和一种用于低延时压缩模式的混合编码框架的快速压缩算法。基于相关性的快速帧内预测的压缩算法利用当前编码单元和相邻单元的相关性去除小概率的预测深度,从而减少遍历预测深度的次数。同时通过建立帧内预测模式候选表,利用预测模式的相关性,提出了一种分层搜索的模式预测方法,从而减少遍历帧内预测模式的次数。仿真结果表明,该算法仅以损失约1.2%的视频质量为代价,减少了约34.2%的视频编码时间。混合编码框架的快速压缩算法结合了静态背景视频的特点,采用运动目标检测算法提取出背景区域和运动区域。运动区域采用已提出的快速帧内预测算法和标准的帧间预测方法,背景区域利用相邻帧的相关性进行帧内预测和帧间预测。仿真结果表明,改进的混合框架快速压缩算法也仅以损失约1.6%的视频质量为代价,减少了约44.6%的编码时间。同时本文利用运动目标检测算法提取的划分区域,采用不均等的量化阈值对不同区域进行视频压缩,以提升人们对感兴趣区域的高质量的视觉需求。（3）针对空间通信系统视频传输过程中数据包丢失或错误引起的失真的问题,本文利用极化码中每个比特通道的可靠度不同,提出了一种基于极化码的不均等差错保护算法。采用一种降维的搜索算法,实现近似最优的极化码构造,以提升极化码的性能。通过对不同重要程度的压缩数据采用可靠度不同的比特信道进行保护,以降低空间通信系统视频传输对视频失真的影响。仿真结果表明,在相同信道条件下与均等保护算法相比,能够获得更好的视频质量。
卜庆增[10]（2021）在《高性能多模式Viterbi译码器研究与设计》文中提出Viterbi算法是一种基于网格图的最佳序列译码算法,该算法以其优良的纠错性能广泛应用于各种通信系统中,但随着通信技术的发展,出现了多种通信标准,这些标准在进行信道编码纠错时,大多数采用卷积码与Viterbi算法相结合的编码方式。每个标准都有不同的编码形式,每种形式都对译码器提出了不同的要求。另外,制造商对构建可以在多种标准下运行的通信设备或系统有着浓厚的兴趣。这意味着通信设备既要兼容这些通信标准,又要具有动态切换这些标准的能力。为了满足通信系统中存在的多种通信标准,本文设计实现了一款能够支持这些标准的高性能多模式Viterbi译码器。本文深入理解卷积码的译码算法及原理,并根据设计要求,对该Viterbi译码器进行了逻辑设计、验证与综合等工作,主要针对以下几个方面展开了研究:研究Viterbi译码基本原理,在Viterbi译码理论基上探讨支持多码率、多约束长度译码方法,根据要求设计实现了支持软、硬两种判决模式,同时可以对约束长度为5-9编码率为1/2、1/3和1/4的单移位寄存器卷积码进行操作,码率和约束长度由多项式确定,且支持任意帧长度。分析Viterbi译码器中各个模块最新研究方法,确定整体设计方案,并完成译码器的设计。其中,ACS计算单元采用4个基数为16的ACS级连结构,该结构每个周期执行4次ACS操作,在基数为16的子网格图上运行,因此跳过了四个网格阶段中的三个阶段的状态度量存储器输入输出操作,从而使状态度量存储器带宽减少75%;幸存路径管理部分采用回溯法与滑窗相结合的方式,并且支持三种回溯方式,这种管理方式能够解决译码时幸存路径存储器无法存储大数据量的问题;为了解决度量溢出问题,提出了一种改进的模归一法,与其他设计相比,本设计中的路径度量计算结果采用13 bit有符号数量化;同时为了确定译码结果是否可靠,在每次“加比选”计算后,都有1 bit的Yamamoto判断位。为保证设计的正确性和完善性,在完成设计后,根据设计要求及译码器工作方式,对该Viterbi译码器的各个模块进行验证,同时进行了系统级验证。使用MATLAB软件对译码器进行不同模式下误码率分析,结果表明该译码器完全满足多功能设计要求,适用多种通信标准,并得到很好的误码性能。根据项目要求采用55nm CMOS工艺,在该工艺下综合后得出工作频率达到了350MHz。
二、高性能Reed-Solomon码编译码方法及其相关技术的研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、高性能Reed-Solomon码编译码方法及其相关技术的研究（论文提纲范文）
（4）基于BCH与LDPC算法的NAND Flash纠错方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 1.研究背景及意义 |
| 1.1 NAND Flash的发展及出错机制 |
| 1.2 纠错算法的发展 |
| 1.3 论文主要工作及结构安排 |
| 2.纠错码的理论基础 |
| 2.1 Galois域理论 |
| 2.2 Galois域的构造与运算 |
| 2.3 线性分组码 |
| 3.BCH码编解码原理及编译码器的设计 |
| 3.1 BCH码的构造 |
| 3.2 BCH编码原理 |
| 3.3 BCH译码原理 |
| 3.3.1 伴随式计算原理 |
| 3.3.2 错误位置多项式求解原理 |
| 3.3.3 chien搜索原理 |
| 3.4 BCH编码器的设计 |
| 3.4.1 串行 BCH 编码器 |
| 3.4.2 使用lookahead技术的BCH并行编码器 |
| 3.5 BCH译码器的设计 |
| 3.5.1 资源复用型伴随式求解模块设计 |
| 3.5.2 判决树型确定错误位置多项式模块设计 |
| 3.5.3 使用提前终止方法的chien搜索模块设计 |
| 3.5.4 基于LUT结构或组合逻辑结构的有限域乘法器模块设计 |
| 3.6 BCH编译码器的整体结构 |
| 3.7 本章小结 |
| 4.LDPC编解码原理及编译码器的设计 |
| 4.1 LDPC编码原理 |
| 4.2 LDPC 解码原理 |
| 4.3 QC-LDPC的快速编码器设计 |
| 4.4 QC-LDPC的分层译码器设计 |
| 4.5 QC-LDPC编译码器的性能仿真与验证 |
| 4.6 高性能BCH与 LDPC级联纠错系统的设计 |
| 4.7 级联纠错系统的性能仿真与验证 |
| 4.8 本章小结 |
| 5.BCH与LDPC纠错系统实现及分析 |
| 5.1 BCH 编译码器的实现与分析 |
| 5.2 LDPC 编译码器的实现与分析 |
| 总结与展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（5）星地高速数传LDPC码编译码算法及高效实现技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 缩略词 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 星地高速数传发展现状 |
| 1.2.2 信道编码发展现状 |
| 1.2.3 LDPC码研究现状 |
| 1.3 面临的挑战及研究目标 |
| 1.4 论文研究内容 |
| 1.5 论文创新工作 |
| 1.6 论文组织结构 |
| 第2章 LDPC码基础理论 |
| 2.1 引言 |
| 2.2 LDPC码的基本概念 |
| 2.2.1 线性分组码 |
| 2.2.2 LDPC码及其表示方法 |
| 2.3 LDPC码的编码算法 |
| 2.3.1 直接编码方法 |
| 2.3.2 基于近似下三角形的编码算法 |
| 2.3.3 循环码和准循环码的编码算法 |
| 2.4 LDPC码的译码算法 |
| 2.4.1 LDPC码消息传递 |
| 2.4.2 概率BP译码算法 |
| 2.4.3 LLR BP译码算法 |
| 2.4.4 最小和译码算法 |
| 2.4.5 其它改进算法 |
| 2.5 本章小结 |
| 第3章 LDPC码并行编码算法及低复杂度可重构编码器设计 |
| 3.1 引言 |
| 3.2 LDPC码并行编码算法 |
| 3.2.1 CCSDS近地应用LDPC码编码算法 |
| 3.2.2 并行编码算法 |
| 3.3 低复杂度可重构LDPC编码器设计 |
| 3.3.1 总体架构 |
| 3.3.2 低复杂度设计 |
| 3.3.3 并行度可重构设计 |
| 3.4 硬件实现与分析 |
| 3.4.1 资源占用 |
| 3.4.2 性能分析 |
| 3.5 本章小结 |
| 第4章 LDPC码快速编码算法及高效低功耗编码器设计 |
| 4.1 引言 |
| 4.2 LDPC码快速编码算法 |
| 4.2.1 DVB-S2标准LDPC码编码算法 |
| 4.2.2 快速累加并向递归编码算法 |
| 4.3 高效低功耗LDPC编码器设计 |
| 4.3.1 总体架构 |
| 4.3.2 高效低功耗设计 |
| 4.4 硬件实现与分析 |
| 4.4.1 资源占用 |
| 4.4.2 功耗分析 |
| 4.4.3 性能分析 |
| 4.5 本章小结 |
| 第5章 VCM数传系统高效FEC编码器设计 |
| 5.1 引言 |
| 5.2 LEO卫星VCM数传系统 |
| 5.3 高效FEC编码器设计 |
| 5.3.1 总体架构 |
| 5.3.2 BCH并行编码算法及编码器设计 |
| 5.3.3 比特交织模块设计 |
| 5.4 硬件实现与分析 |
| 5.4.1 仿真结果 |
| 5.4.2 资源占用 |
| 5.4.3 性能分析 |
| 5.5 本章小结 |
| 第6章 LDPC码串行译码算法及高速译码器设计 |
| 6.1 引言 |
| 6.2 LDPC码静态策略串行译码算法 |
| 6.2.1 LBP译码算法 |
| 6.2.2 SBP译码算法 |
| 6.3 LDPC码动态策略串行译码算法 |
| 6.3.1 RBP译码算法 |
| 6.3.2 NW-RBP译码算法 |
| 6.3.3 RB-LBP译码算法 |
| 6.3.4 仿真结果与分析 |
| 6.4 高速LDPC译码器设计 |
| 6.4.1 译码器参数设计 |
| 6.4.2 传统部分并行架构QC-LDPC译码器 |
| 6.4.3 增强部分并行架构高速LDPC译码器 |
| 6.4.4 硬件实现与分析 |
| 6.5 本章小结 |
| 第7章 总结与展望 |
| 7.1 工作总结 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（6）SRAM型FPGA的SEU容错技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 SRAM型FPGA应用概述 |
| 1.1.2 SEU效应概述 |
| 1.2 SEU容错技术国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文研究内容 |
| 第2章 Virtex-5 FPGA的SEU容错系统总体方案 |
| 2.1 Xilinx SRAM型FPGA内部结构和故障模式 |
| 2.1.1 SRAM型FPGA内部结构 |
| 2.1.2 SRAM型FPGA典型故障 |
| 2.2 Xilinx Virtex-5 FPGA的BRAM模块 |
| 2.3 Virtex-5 FPGA的CRAM |
| 2.3.1 CRAM的帧组织 |
| 2.3.2 配置比特流和数据包类型 |
| 2.3.3 配置比特流的必要位 |
| 2.3.4 CRAM刷新机制 |
| 2.4 ECC码分析 |
| 2.4.1 存储器编码防护的可靠性 |
| 2.4.2 RM码编译码原理 |
| 2.4.3 Gray码编译码原理 |
| 2.5 MBU故障修复系统结构设计 |
| 2.6 本章小结 |
| 第3章 SEU容错系统设计 |
| 3.1 BRAM的SEU容错设计 |
| 3.1.1 BRAM的EDAC防护设计 |
| 3.1.2 EDAC电路的容错设计 |
| 3.2 CRAM的SEU容错系统总体方案设计 |
| 3.3 CRAM容错系统FPGA端设计 |
| 3.3.1 子模块功能介绍 |
| 3.3.2 命令模式功能概述 |
| 3.3.3 ICAP控制模块设计 |
| 3.3.4 帧地址生成控制模块设计 |
| 3.3.5 初始化控制模块设计 |
| 3.3.6 刷新控制模块设计 |
| 3.4 本章小结 |
| 第4章 容错系统的实验与验证 |
| 4.1 修复系统FPGA端调试波形图 |
| 4.1.1 BRAM容错控制 |
| 4.1.2 CRAM初始化模块控制器 |
| 4.1.3 CRAM刷新模块控制器 |
| 4.1.4 CRAM帧地址生成控制器 |
| 4.2 实验平台 |
| 4.3 系统功能验证 |
| 4.3.1 必要位的提取 |
| 4.3.2 系统单功能验证 |
| 4.4 DUT电路故障分类和修复测试 |
| 4.5 系统性能评估 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 研究不足及展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（7）面向高通量空天通信的极化编码技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.1.1 空天通信发展趋势 |
| 1.1.2 空天信息传输的特点和难点 |
| 1.2 研究目的和意义 |
| 1.3 相关技术发展概况 |
| 1.3.1 空天通信信道编码技术发展与研究现状 |
| 1.3.2 空天信道跨层编码及联合编码发展与研究现状 |
| 1.3.3 极化码技术发展与研究现状 |
| 1.4 主要研究内容和结构安排 |
| 第2章 极化码译码资源开销优化研究 |
| 2.1 引言 |
| 2.2 极化码编译码原理 |
| 2.2.1 信道极化理论与极化编码 |
| 2.2.2 系统极化码的构造 |
| 2.2.3 极化码基本译码方法 |
| 2.3 极化码译码过程的剪枝简化 |
| 2.3.1 SC译码剪枝简化 |
| 2.3.2 BP译码剪枝简化 |
| 2.3.3 SCL译码剪枝简化 |
| 2.4 可调列表的SCL译码优化 |
| 2.4.1 列表概率分析 |
| 2.4.2 可调列表的SCL译码算法 |
| 2.4.3 误块率性能与复杂度分析 |
| 2.5 本章小结 |
| 第3章 面向空天时变链路的自适应无速率极化码 |
| 3.1 引言 |
| 3.2 移动通信的无速率极化码方案局限性分析 |
| 3.2.1 等码长无速率极化码编码方案 |
| 3.2.2 打孔无速率极化码编码方案 |
| 3.3 基于码块延长的无速率极化码编码方案 |
| 3.3.1 极化码码块延长理论 |
| 3.3.2 基于码块延长的无速率编码方案 |
| 3.3.3 无速率极化码性能分析 |
| 3.4 面向时变信道的无速率极化码自适应传输 |
| 3.5 本章小结 |
| 第4章 面向高速流业务传输的阶梯极化码 |
| 4.1 引言 |
| 4.2 面向极化码级联系统的低时延迭代译码研究 |
| 4.2.1 SCL译码的软输出设计 |
| 4.2.2 可迭代的软输入软输出SCL译码设计 |
| 4.2.3 面向系统极化码的可迭代SCL译码设计 |
| 4.2.4 可迭代的可调列表SCL译码设计 |
| 4.3 适用于高速传输的阶梯级联极化码 |
| 4.3.1 阶梯码的构造方法 |
| 4.3.2 阶梯级联极化码的构造方案 |
| 4.3.3 阶梯级联极化码的译码 |
| 4.4 无速率阶梯级联极化码传输方案 |
| 4.5 仿真实验分析 |
| 4.5.1 迭代SCL译码性能分析 |
| 4.5.2 阶梯级联极化码性能分析 |
| 4.5.3 无速率阶梯级联极化码性能分析 |
| 4.6 本章小结 |
| 第5章 面向星地典型场景的极化码联合设计 |
| 5.1 引言 |
| 5.2 星地多天线场景下的极化码联合编码 |
| 5.2.1 空时-极化码联合编码系统 |
| 5.2.2 联合编码系统等效信道分析 |
| 5.3 星地多用户接入联合编码 |
| 5.3.1 极化码-SCMA联合系统方案 |
| 5.3.2 基于极化码的信道估计方法 |
| 5.3.3 极化码-SCMA联合估计、检测与译码方法 |
| 5.4 仿真实验分析 |
| 5.4.1 空时-极化码联合编码性能分析 |
| 5.4.2 极化码-SCMA系统性能分析 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的论文及其它成果 |
| 致谢 |
| 个人简历 |
（8）空间通信中LDPC译码算法研究与译码器设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 研究背景与研究意义 |
| 1.1.1 数字通信与信道编码 |
| 1.1.2 LDPC码的演变 |
| 1.1.3 LDPC码在空间通信中的应用 |
| 1.1.4 研究意义 |
| 1.2 研究内容与主要贡献 |
| 1.3 论文结构与章节安排 |
| 第2章 LDPC码概述 |
| 2.1 LDPC码的定义 |
| 2.1.1 基本定义 |
| 2.1.2 Tanner图 |
| 2.1.3 准循环LDPC码 |
| 2.2 QC-LDPC码编码方法 |
| 2.3 LDPC码译码算法 |
| 2.3.1 和积译码算法 |
| 2.3.2 最小和算法 |
| 2.3.3 分层译码算法 |
| 2.3.4 动态通知调度 |
| 2.4 本章小结 |
| 第3章 基于排序策略的译码算法设计 |
| 3.1 基于度分布的排序策略 |
| 3.1.1 LBP算法的译码策略 |
| 3.1.2 度高优先策略 |
| 3.2 基于残差的动态排序策略 |
| 3.2.1 贪婪集 |
| 3.2.2 基于残差的分层译码算法 |
| 3.2.3 与IDS算法的差异 |
| 3.3 算法复杂度 |
| 3.3.1 复杂度分析 |
| 3.3.2 综合比较 |
| 3.4 误码率与收敛速度 |
| 3.4.1 (8176,7154)规则LDPC码 |
| 3.4.2 空间通信上行遥测链路LDPC码 |
| 3.4.3 5G NR LDPC码 |
| 3.5 本章小结 |
| 第4章 基于Vivado HLS的译码器设计 |
| 4.1 HLS基础 |
| 4.1.1 HLS |
| 4.1.2 Vivado HLS优化指令 |
| 4.2 参量说明 |
| 4.2.1 存储校验矩阵 |
| 4.2.2 存储译码信息 |
| 4.3 基本架构设计 |
| 4.3.1 整体架构 |
| 4.3.2 C2V更新 |
| 4.3.3 V2C更新 |
| 4.4 架构优化 |
| 4.4.1 多对角线信息存储 |
| 4.4.2 参数化设计 |
| 4.4.3 使用数据流实现乒乓操作 |
| 4.5 执行结果 |
| 4.5.1 功能验证 |
| 4.5.2 性能评估 |
| 4.5.3 高通用性 |
| 4.6 本章小结 |
| 第5章 总结与展望 |
| 5.1 全文总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（9）基于HEVC的超高清视频压缩算法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1 章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 HEVC视频压缩的研究现状 |
| 1.2.1 HEVC视频压缩算法的优化研究 |
| 1.2.2 视频传输的不均等差错保护技术研究 |
| 1.3 论文的主要工作和章节安排 |
| 第2 章 视频压缩及相关关键技术 |
| 2.1 视频压缩发展概述 |
| 2.2 HEVC视频压缩算法概述 |
| 2.2.1 四叉树划分 |
| 2.2.2 帧内预测技术 |
| 2.2.3 帧间预测技术 |
| 2.2.4 变换技术 |
| 2.2.5 量化技术 |
| 2.2.6 可分级视频编码 |
| 2.3 空间通信系统视频传输概述 |
| 2.4 实验与结果分析 |
| 2.5 本章小结 |
| 第3章 基于Bandelet变换的视频压缩算法 |
| 3.1 DCT变换 |
| 3.2 基于Bandelet变换的压缩算法 |
| 3.2.1 残差变换系数 |
| 3.2.2 Bandelet变换 |
| 3.2.3 算法流程 |
| 3.3 性能评估与分析 |
| 3.3.1 二次变换原理仿真验证与分析 |
| 3.3.2 基于Bandelet变换的压缩算法的仿真验证与分析 |
| 3.4 本章小结 |
| 第4 章 基于静态背景视频的压缩算法 |
| 4.1 基于静态背景视频的感兴趣区域的压缩算法 |
| 4.1.1 算法流程 |
| 4.1.2 系统实现和性能评估 |
| 4.2 基于静态背景视频的快速视频压缩算法 |
| 4.2.1 静态背景视频的相关性分析 |
| 4.2.2 快速视频压缩算法 |
| 4.2.2.1 基于相关性的快速帧内预测压缩算法 |
| 4.2.2.2 混合编码框架的快速压缩算法 |
| 4.3 性能评估与分析 |
| 4.3.1 快速帧内预测压缩算法的仿真验证与分析 |
| 4.3.2 混合编码框架快速压缩算法的仿真验证与分析 |
| 4.4 本章总结 |
| 第5 章 基于极化码的视频压缩不均等差错保护算法 |
| 5.1 极化码的编译码研究 |
| 5.1.1 信道极化现象和极化码编码 |
| 5.1.2 极化码译码 |
| 5.2 近似最优的极化码构造算法 |
| 5.2.1 信道模型 |
| 5.2.2 基于高斯近似的极化码构造 |
| 5.2.3 算法流程 |
| 5.3 基于极化码的不均等差错保护算法 |
| 5.3.1 失真模型分析 |
| 5.3.2 算法流程 |
| 5.4 性能评估与分析 |
| 5.4.1 近似最优的极化码构造算法的仿真验证与分析 |
| 5.4.2 基于极化码的不均等差错保护算法的仿真验证与分析 |
| 5.5 本章小结 |
| 第6 章 总结与展望 |
| 6.1 总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（10）高性能多模式Viterbi译码器研究与设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 主要工作 |
| 1.4 论文的组织结构 |
| 第二章 卷积码和Viterbi译码原理 |
| 2.1 卷积码编码基本原理 |
| 2.1.1 卷积码的概念 |
| 2.1.2 卷积码表达方式 |
| 2.2 Viterbi译码算法原理 |
| 2.2.1 Viterbi译码基本原理 |
| 2.2.2 Viterbi译码实现步骤 |
| 2.3 本章小结 |
| 第三章 Viterbi译码器的整体设计 |
| 3.1 设计要求 |
| 3.2 总体结构 |
| 3.3 译码器与EDMA的通信 |
| 3.3.1 Viterbi译码器专用EDMA资源 |
| 3.3.2 Viterbi译码器与DSP的通信过程 |
| 3.4 输入输出格式及FIFO |
| 3.4.1 输入数据格式 |
| 3.4.2 译码结果输出格式 |
| 3.4.3 输入输出FIFO |
| 3.5 寄存器的实现 |
| 3.6 整体控制单元 |
| 3.6.1 同步事件的产生 |
| 3.6.2 中断的产生 |
| 3.7 本章小结 |
| 第四章 译码器关键模块设计 |
| 4.1 ACS计算单元 |
| 4.1.1 状态度量的计算及最大状态的选择 |
| 4.1.2 ACS计算单元的实现 |
| 4.1.3 分支度量计算和选择 |
| 4.1.4 Yamamoto参数 |
| 4.2 状态度量防溢出处理 |
| 4.2.1 状态度量防溢出方法 |
| 4.2.2 状态度量存储器及其地址 |
| 4.3 回溯管理单元 |
| 4.3.1 回溯管理架构 |
| 4.3.2 滑窗回溯原理 |
| 4.3.3 回溯判决存储器及其地址的产生 |
| 4.4 本章小结 |
| 第五章 功能验证与性能分析 |
| 5.1 Viterbi译码器模块验证 |
| 5.1.1 寄存器及控制模块验证 |
| 5.1.2 XEVT和 REVT事件产生验证 |
| 5.1.3 分支度量选择单元的验证 |
| 5.1.4 回溯管理单元验证 |
| 5.1.5 状态度量存储器验证 |
| 5.2 Viterbi译码器系统验证 |
| 5.3 译码器的综合 |
| 5.4 性能分析 |
| 5.4.1 误码率 |
| 5.4.2 不同码率性能分析 |
| 5.4.3 Viterbi译码器性能比较 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录:作者在攻读硕士学位期间发表的论文 |
四、高性能Reed-Solomon码编译码方法及其相关技术的研究（论文参考文献）
- [1]面向高吞吐率的极化码相关技术研究与应用[D]. 丘耿鑫. 浙江大学, 2021
- [2]LDPC编码协作系统高效联合迭代译码研究[D]. 马金朋. 南京邮电大学, 2021
- [3]码率兼容的QC-LDPC码构造方法研究[D]. 袁雅琴. 重庆邮电大学, 2021
- [4]基于BCH与LDPC算法的NAND Flash纠错方法研究[D]. 刘洋. 中北大学, 2021(09)
- [5]星地高速数传LDPC码编译码算法及高效实现技术研究[D]. 康婧. 中国科学院大学(中国科学院国家空间科学中心), 2021(01)
- [6]SRAM型FPGA的SEU容错技术研究[D]. 钟敏. 中国科学院大学(中国科学院光电技术研究所), 2021(08)
- [7]面向高通量空天通信的极化编码技术研究[D]. 冯博文. 哈尔滨工业大学, 2021
- [8]空间通信中LDPC译码算法研究与译码器设计[D]. 王冰冰. 中国科学院大学(中国科学院国家空间科学中心), 2021(01)
- [9]基于HEVC的超高清视频压缩算法研究[D]. 孙海超. 中国科学院大学(中国科学院长春光学精密机械与物理研究所), 2021(08)
- [10]高性能多模式Viterbi译码器研究与设计[D]. 卜庆增. 江南大学, 2021(01)