导读:本文包含了时间数字转换器论文开题报告文献综述及选题提纲参考文献，主要关键词:FPGA,TDC,CARRY4,延迟线
时间数字转换器论文文献综述
张青松,徐光辉,李娜[1]（2019）在《基于码密度的高精度时间数字转换器设计》一文中研究指出采用基于码密度的技术实现了一种基于FPGA xilinx7系列芯片的高精度时间数字转换器(TDC)系统,包括精密时间测量模块、数据校准系统、粗测量模块以及逻辑控制模块。设计该系统的关键部分在于底层硬件(FPGA)资源中存在的大量延时单元,并且该系统要求延时单元有一定的稳定性。利用FPGA芯片底层自带的CARRY4模块,构造了由64个快速进位链(CARRY4)组成的延迟链系统。此外,利用码密度的优点,解决特殊进位链延时单元带来的非线性问题。该方法可以有效地消除由于布局布线所带来的实际误差。通过实验表明,利用该方法可以准确地反映延迟单元在实际中运用中的时间分布,降低积分非线性和微分非线性。(本文来源于《通信技术》期刊2019年04期）
王建利[2]（2019）在《基于FPGA的高效率时间数字转换器设计》一文中研究指出时间数字转换器(Time-to-Digital Converters,TDC)是一种时间间隔测量的技术,测量的精度可以达到皮秒级,广泛应用于高能物理实验、量子通信、激光测距和卫星导航中。TDC的设计方法较多,主要分为模拟电路方法和数字电路方法。随着数字集成电路的不断发展,数字电路方法设计的TDC性能优于模拟电路的设计方法。而数字设计方法分为两类,一类是ASIC芯片设计的TDC,另一类是FPGA设计的TDC。ASIC芯片设计的TDC,性能稳定、测量精度较高,但价格昂贵,开发周期长。而FPGA设计的TDC开发周期短、实现成本低、设计灵活。随着FPGA芯片的不断发展,制造工艺水平不断提高,与ASIC设计的TDC相比,性能之间的差异不断的减小,所以在FPGA上实现TDC有着重要的研究意义。通过对各种方法的对比,以往方法在提高时间测量的性能同时,死时间变长、电路逻辑资源消耗增加。为了解决死时间长和电路逻辑资源消耗多的问题,本文选用“粗”计数和“细”计数结合的方法在Xilinx Artix-7芯片上设计并实现了一种高效率的TDC结构。一方面,本文设计了一种新的高效率“细”计数结构。在此结构中,采用两个相差180度的时钟分别作为D触发器阵列A和D触发器阵列B的驱动时钟,对经过一条延迟链的开始信号或者结束信号同时采样,最后将得出的数据求平均值作为输出。所提“细”计数结构在保证其测量性能情况下,可减小死时间和电路逻辑资源的消耗,提高测量的效率。在“细”计数校准模块中,采用码密度校准方法对每个延迟单元的延迟时间进行测量,提高了测量的分辨率和精度。另一方面,“粗”计数模块采用格雷码计数器,可减小数据多比特位的翻转带来的计数误差。论文还基于nexys video开发板搭建了 TDC的测试系统。该测试系统包括基于Xilinx MIG核的DDR3控制器模块、USB控制器模块、8bit-32bit和32bit-8bit的位宽转换模块和用QT和C++设计的PC端采集显示软件。最后,对所提高效率的TDC系统进行了性能分析。测量结果表明,TDC的平均分辨率约为14.8ps,微分非线性(DNL)为(-0.72,1.09)LSB,积分非线性(INL)为(-4.28,0.21)LSB,测量精度RMS为24.6ps,死时间为5ns,电路逻辑资源减小了 25%左右。(本文来源于《杭州电子科技大学》期刊2019-03-01）
盖林冲,陈岚,王海永[3]（2018）在《一种应用于全数字锁相环的时间数字转换器设计》一文中研究指出提出一种新型的具有两步式结构的时间数字转换器。基于传统的包含粗量与细量二级TDC的结构,通过对延时器的数量与部位的重新调整,对传统电路结构做出了改进,大大降低了电路的复杂度,进而节省了整个时间数字转换器的功耗和面积。同时出针对时间放大器的非线性问题,提出了一种新的在线校准方案,无需额外配置校准电路就可以实现对时间放大器的非线性的在线校准。基于16nm PTM Model对电路进行仿真,仿真结果显示最终的时间数字转换分辨率可达到1ps,微分非线性和积分非线性均小于最低有效位,在时钟频率为100MHz时功耗仅为0.17m W。(本文来源于《微处理机》期刊2018年04期）
孙睿智,姜涛,纪永成,常玉春,马成[4]（2018）在《基于高动态时间数字转换器的单光子探测器》一文中研究指出为测量光子的飞行时间,提高激光雷达测距的距离并保证最小时间分辨率稳定性的问题,设计了像素级高动态范围16 bit时间数字转换器。用其对光子的飞行时间进行测量,时间分辨率小于330 ps,并设计采用Xfab 0.18μm CMOS工艺进行流片验证,结果表明,可探测距离达千米以上。(本文来源于《吉林大学学报(信息科学版)》期刊2018年04期）
曹灿[5]（2018）在《基于时间放大技术的时间数字转换器的设计与实现》一文中研究指出近年来,由于工程、科学、医学和娱乐领域的巨大需求,高性能叁维(3-Dimension,3D)成像技术引起了人们的广泛关注。在叁维应用中,如机器人技术、生物识别技术、安全监控等,需要同时提取二维图像和场景的叁维深度图像,因此,如何实现高精度、高效率地测量距离信息,已经成为叁维成像技术发展的关键。其中3D成像距离测量中最有优势的方法之一是直接飞行时间测距方法(Time-of-flight,TOF),其测量原理是光源给目标物体发射连续的脉冲光,然后使用传感器接收从目标物体反射回来的脉冲光,在已知光速的前提下,通过计量脉冲光的飞行时间从而推出目标物体的距离信息。实际中,这个距离信息的获取是通过相应的测量电路来进行的。所以,对于采用直接飞行时间测距原理的时间间隔测量电路的深入研究意义重大。本文主要从事基于直接飞行时间测距技术的时间数字传感器的研究,目的是为了实现叁维测距芯片对于高精度、高集成度、低功耗和低成本、便携化等性能要求。本文首先阐述了各类时间数字传感器的工作原理,其次对其基础结构和各项性能指标进行了详细说明,最后选择对基于时间放大技术(TimeAmplifier,TA)的两步式时间数字传感器进行深入研究。本文采用中芯国际(SMIC)180 nm CMOS工艺,选择单光子雪崩光电二极管(Single photon avalanche photodiode,SPAD)作为光电探测器件,并利用直接飞行时间法测距原理设计了一种新型的基于时间放大器的两步式时间数字转换器(Time-to-digital converter,TDC)像素读出电路,最终完成了单芯片集成的版图设计。其中,像素读出电路包括淬灭电路、接口电路、粗略计时器、数据选择器、时间放大器、精细计时器和译码器等模块。两步结构保证了较宽的计时量程和精细时间分辨,不需要额外校准。此外,残余脉冲时间差放大的方法有助于减小量化误差并保证了适度的芯片面积和功耗。本文所设计的像素面积为100*200μm2,位数为6bit,采用的参考工作时钟频率为300MHz,实现了 128ns的动态范围和52ps的时间分辨率,其微分非线性误差(Differential non-linearity,DNL)与积分非线性误差(Integral non-linearity,INL)分别为±0.50LSB 与±0.76LSB,计时的失调误差不超过1.85%。(本文来源于《湘潭大学》期刊2018-06-01）
魏煜秦[6]（2018）在《基于FPGA的时间数字转换器（TDC）技术的研究》一文中研究指出近年来,随着都市生活节奏的加快和工作压力的不断增加,中国的癌症发病率不断增长,如果可以尽早的进行预防,癌症的发病率将大大降低。正电子发射型计算机断层扫描显像仪(Positron Emission Tomography,简称PET)是国内外公认的有效的无创性影像诊断的技术。采用加速器放射治疗对于患者来说,它对人体的器官组织具有辐射损伤轻微、疗程周期时间短、治愈率高等特点。目前,PET系统需要解决的主要问题是要优化成像系统、改善系统的灵敏度、提高图像分辨率,尽可能的减少观测带来的干扰。要想实现对正电子湮灭的精确定位,系统需要高精度的时间分辨率。飞行时间(Time-ofFlight,以下简称TOF)已经被证明能够解决上述问题。此外,对于飞行时间信息测量所使用的电路应该具有如下特点:结构简单、体积小等优点;可扩展性和重复编程的灵活性。本文选用Altera公司生产的CYCLONE III芯片。设计路线采用粗计数与细时间测量相结合的方法,其中粗时间颗粒的测量由二进制计数器实现,采用时间戳的方法可以有效避免时间游走的问题。细时间测量的实现采用加法器IP核构造进位链实现时间内插。利用加法器内部专用延迟路径可以获得很高的测试精度。相较于串口传输通信速率慢,实时性较差的弊端。本文采用USB2.0转为数据传输接口,快速地提高了数据传输速率,节省了大量的时间。通过码密度法和电缆延迟线法对时间测量结果进行了分析,分辨率优于50ps,测量精度为46ps,动态范围400ns。DNL在-1LSB~+1.5LSB,INL在-1.5LSB~+1.5LSB之间。(本文来源于《西北师范大学》期刊2018-05-01）
叶棪[7]（2018）在《基于DLL的多级内插时间数字转换器的仿真设计》一文中研究指出随着CMOS工艺的不断发展,数字电路的性能得到提升,模拟电路的设计却遇到了诸多挑战。由于数字电路在时间域中有着很高的分辨率,渐渐地,研究者们将目光转向时间域信号,高性能时间数字转换器也应运产生。在量子密钥分发(Quantum Key Distribution,QKD)系统中,为了测量四路偏振光相对于同步光到达的时间,需要引入时间数字转换器进行时间同步,时间同步会影响QKD系统的量子误码率(QuantumBitErrorRate,QBER)。因此,设计一个高精度的TDC对降低QKD系统中的QBER来说具有十分重要的意义。本文在SMIC 55nm 1P7M CMOS工艺下设计了一种四通道的多级内插时间数字转换器,它的单通道的动态范围可达10.24μs,时间分辨率为10ps。为了保证时间数字转换器分辨率的稳定性,分别设计了两个延时锁定环,使得粗量化器和细量化器的延时单元的延时不受工艺和温度的影响。为避免延时锁定环发生谐波锁定和错误锁定的情形,采用start信号控制的鉴频鉴相器代替传统的鉴相器。仿真结果表明,延时锁定环在FF工艺角-40℃和SS工艺角85℃下均能完成正确锁定。TDC的量化器主要包含叁个部分:9-bit同步计数器、6-bit粗量化器以及6-bit细量化器。为了解决计数器与粗量化器之间的同步问题,本文提出了一个新的数字校准方案,通过延时采样技术对计数器采样结果进行校准。仿真结果表明,该校准方案可以消除由于异步采样导致的计数器结果的错误采样,从而提高TDC的量化精度。粗量化器与细量化器之间的同步电路采用PMOS开关与伪NMOS逻辑的或门实现,可以提高同步电路的速度。仿真结果表明,该TDC的最高采样率可以达到200MHz。TDC的整体版图面积为3.0888mm2。(本文来源于《中国科学技术大学》期刊2018-05-01）
葛达,梁福田,王鑫喆,冯博,朱宇龙[8]（2018）在《基于0.13μmm CMOS工艺的时间内插时间数字转换器设计与测试》一文中研究指出针对高能物理实验中飞行时间探测器的时间测量高精度需求,基于0.13μmm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺设计了一种可应用在时间内插法中作为细计数模块的单周期时间数字转换器(Time to Digital Convertor,TDC),并为测试设计了一个闭环测试系统。通过实测数据分析,在相同的条件下设计对比试验,寻找TDC刻度非均匀性的来源,并给出相应的校准方法。测试结果表明:校准后TDC的分辨率达到57 ps,精度好于40 ps,达到了预期的设计目标。(本文来源于《核技术》期刊2018年04期）
刘增鑫[9]（2018）在《一种像素级时间数字转换器的研究与设计》一文中研究指出时间间隔量化技术在定时定位、雷达成像、激光测距以及医疗图像扫描领域具有很重要的研究意义。为了得到精密的时间量化结果,目前越来越多的研究团队开始研究时间数字转换器(Time to Digital Converter,TDC)与时间幅度转换器(TimeAmplitude Converter,TAC)。传统的TDC一般利用门单元延时量化传播时间,采用全数字电路进行研究设计,可以具有较高的精度、较宽的动态范围和较高的集成度,但TDC需要采用高频参考时钟,会对片上高灵敏度的模拟前端电路产生干扰;而基于斜坡信号的TAC电路,且其信号属于模拟电路,不会对模拟前端电路产生干扰。TAC同样可实现很高的集成度和精度,但TAC在动态范围和精度之间存在折中,限制了应用范围。本文提出了两种时间间隔量化技术,分别是面向APD(雪崩光电二极管)阵列读出电路的像素内TDC设计,以及数字辅助时间幅度转换器(DATAC)设计。两种设计方案都是基于传统的两级架构,由粗细计数结合来完成时间间隔量化,其粗计数部分均由计数器来完成,计数器输出位数可根据动态范围进行调整。两种设计都是基于0.18μm CMOS工艺。APD阵列读出电路中TDC的细计数部分由标准单元库中的延时单元构建延时链完成,其分辨率为延时单元的延时时间,测试结果表明,时间分辨率为1ns,动态范围为4μs。DATAC(Digital-Asistant Time-to-Amplitude Converter)对叁角波信号进行采样来实现精细量化,仿真结果表明,其增益为500ps/5mV,结合ADC可以实现动态范围10μs,分辨率500ps的时间数字转换。(本文来源于《电子科技大学》期刊2018-04-01）
魏星,陈柱佳,李威,黄志洪,杨海钢[10]（2018）在《基于新型时间放大器流水线时间数字转换器》一文中研究指出针对传统时间数字转换器(TDC)中普遍存在的转换速度与转换精确度相互制约问题,提出一种适用于流水线型TDC结构的新型边沿对准时间放大器。这种时间放大器采用叁级门控延时链与边沿合成器的级联结构,可实现增益为4的整数倍时间放大。在0.35μm标准CMOS工艺下完成整体流水线型TDC的设计,仿真结果显示,输入动态范围为6.11 ns,时间分辨力为13.1 ps,转换速率为50 MSamples/s。相比于传统基于脉冲序列时间放大器的TDC,转换速率提高19.5%,精确度提高33.7%。(本文来源于《太赫兹科学与电子信息学报》期刊2018年01期）
时间数字转换器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
时间数字转换器(Time-to-Digital Converters,TDC)是一种时间间隔测量的技术,测量的精度可以达到皮秒级,广泛应用于高能物理实验、量子通信、激光测距和卫星导航中。TDC的设计方法较多,主要分为模拟电路方法和数字电路方法。随着数字集成电路的不断发展,数字电路方法设计的TDC性能优于模拟电路的设计方法。而数字设计方法分为两类,一类是ASIC芯片设计的TDC,另一类是FPGA设计的TDC。ASIC芯片设计的TDC,性能稳定、测量精度较高,但价格昂贵,开发周期长。而FPGA设计的TDC开发周期短、实现成本低、设计灵活。随着FPGA芯片的不断发展,制造工艺水平不断提高,与ASIC设计的TDC相比,性能之间的差异不断的减小,所以在FPGA上实现TDC有着重要的研究意义。通过对各种方法的对比,以往方法在提高时间测量的性能同时,死时间变长、电路逻辑资源消耗增加。为了解决死时间长和电路逻辑资源消耗多的问题,本文选用“粗”计数和“细”计数结合的方法在Xilinx Artix-7芯片上设计并实现了一种高效率的TDC结构。一方面,本文设计了一种新的高效率“细”计数结构。在此结构中,采用两个相差180度的时钟分别作为D触发器阵列A和D触发器阵列B的驱动时钟,对经过一条延迟链的开始信号或者结束信号同时采样,最后将得出的数据求平均值作为输出。所提“细”计数结构在保证其测量性能情况下,可减小死时间和电路逻辑资源的消耗,提高测量的效率。在“细”计数校准模块中,采用码密度校准方法对每个延迟单元的延迟时间进行测量,提高了测量的分辨率和精度。另一方面,“粗”计数模块采用格雷码计数器,可减小数据多比特位的翻转带来的计数误差。论文还基于nexys video开发板搭建了 TDC的测试系统。该测试系统包括基于Xilinx MIG核的DDR3控制器模块、USB控制器模块、8bit-32bit和32bit-8bit的位宽转换模块和用QT和C++设计的PC端采集显示软件。最后,对所提高效率的TDC系统进行了性能分析。测量结果表明,TDC的平均分辨率约为14.8ps,微分非线性(DNL)为(-0.72,1.09)LSB,积分非线性(INL)为(-4.28,0.21)LSB,测量精度RMS为24.6ps,死时间为5ns,电路逻辑资源减小了 25%左右。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时间数字转换器论文参考文献
[1].张青松,徐光辉,李娜.基于码密度的高精度时间数字转换器设计[J].通信技术.2019
[2].王建利.基于FPGA的高效率时间数字转换器设计[D].杭州电子科技大学.2019
[3].盖林冲,陈岚,王海永.一种应用于全数字锁相环的时间数字转换器设计[J].微处理机.2018
[4].孙睿智,姜涛,纪永成,常玉春,马成.基于高动态时间数字转换器的单光子探测器[J].吉林大学学报(信息科学版).2018
[5].曹灿.基于时间放大技术的时间数字转换器的设计与实现[D].湘潭大学.2018
[6].魏煜秦.基于FPGA的时间数字转换器（TDC）技术的研究[D].西北师范大学.2018
[7].叶棪.基于DLL的多级内插时间数字转换器的仿真设计[D].中国科学技术大学.2018
[8].葛达,梁福田,王鑫喆,冯博,朱宇龙.基于0.13μmmCMOS工艺的时间内插时间数字转换器设计与测试[J].核技术.2018
[9].刘增鑫.一种像素级时间数字转换器的研究与设计[D].电子科技大学.2018
[10].魏星,陈柱佳,李威,黄志洪,杨海钢.基于新型时间放大器流水线时间数字转换器[J].太赫兹科学与电子信息学报.2018