一种基于FPGA的数据采集和脉冲产生系统论文和设计

全文摘要

本实用新型公开了一种数据采集和脉冲产生系统，可产生四路同步脉冲信号和四路开关信号，并对微秒信号和直流监测信号进行数据采集。对于脉冲产生模块，其四路脉冲的重复频率、脉冲数量、脉冲宽度和四路之间的相对延迟时间等脉冲参数可由上位机设置。可通过软件和外部信号来控制脉冲信号的产生与停止。微秒信号采集模块可设置采集点数，共有四个通道，可对脉冲在50us~200us的微秒信号进行数据采集。直流监测信号采集模块有八个通道，前四个通道可采集电压信号，后四个通道能够采集电流信号。脉冲产生模块的实时状态参数和采集到的数据经以太网通过UDP模式上传到上位机。

主设计要求

1.一种基于FPGA的数据采集和脉冲产生系统，包括，其特征在于，该系统包括四路同步脉冲产生模块、四路开关信号产生模块、微秒信号采集模块和监测信号数据采集模块；所述的四路同步脉冲产生模块，其脉冲状态控制参数可由上位机设置，可通过两个TTL外触发信号和上位机程序来控制脉冲的产生与停止，并且外触发信号的优先级高于程序指令，并以50Hz的频率将脉冲的状态参数经以太网上传到上位机；所述的四路开关信号产生模块，四路开关信号可由上位机控制其在高电平和低电平两种输出状态之间切换。

设计方案

1.一种基于FPGA的数据采集和脉冲产生系统，包括，其特征在于，该系统包括四路同步脉冲产生模块、四路开关信号产生模块、微秒信号采集模块和监测信号数据采集模块；

所述的四路同步脉冲产生模块，其脉冲状态控制参数可由上位机设置，可通过两个TTL外触发信号和上位机程序来控制脉冲的产生与停止，并且外触发信号的优先级高于程序指令，并以50Hz的频率将脉冲的状态参数经以太网上传到上位机；

所述的四路开关信号产生模块，四路开关信号可由上位机控制其在高电平和低电平两种输出状态之间切换。

2.根据权利要求1所述的一种基于FPGA的数据采集和脉冲产生系统，其特征在于，共有四个采集通道，每个通道的采样率为2MSPS，精度为12bit，可对幅度在-10~+10V之间的微秒信号进行数据采集。

3.根据权利要求1所述的一种基于FPGA的数据采集和脉冲产生系统，其特征在于，每个微秒信号的波形采集600个点，并且可设置触发时刻前和触发时刻后的采样点数，每采集完一个完整波形，立即通过以太网将数据上传到上位机。

4.根据权利要求1所述的一种基于FPGA的数据采集和脉冲产生系统，其特征在于，共有八个采集通道，每个通道的采样率均为1KSPS，前四个通道能够采集-10~+10V的电压信号，后四个通道可采集4mA~20mA的电流信号，并以50Hz的频率将采集到的监测信号数据通过以太网上传到上位机。

设计说明书

技术领域

本实用新型涉及数据采集和工业控制领域，尤其涉及一种通过脉冲来控制高功率微波源工作并对高功率微波源的工作状态进行监测的装置。

背景技术

高功率微波源采用的是Tesla 型脉冲功率驱动源，脉冲产生模块为高功率微波源的驱动源提供触发信号，控制微波源开始工作。高功率微波源在工作过程中，会产生三种波形，分别为：主电容放电波形，脉宽约150us，幅度在-3V~+6V之间；形成线电压波形，其电压幅度在-5V~0V之间，脉宽约70us；最后一种为触发器次级电压波形。高功率微波源在工作过程中，周围的磁场状态、主开关气压、主电容电压以及触发器初级电压也会发生变化。为了实时监测高功率微波源的工作状态，需要对上述信号进行数据采集。

实用新型内容

本实用新型提供一种基于FPGA的数据采集和脉冲产生装置，该装置由FPGA作为主控芯片，可产生四路同步脉冲，能够由上位机设置脉冲的相关参数，可对微秒级的信号波形和直流电压、电流信号进行数据采集。

为了实现上述目的，本实用新型采用了如下技术方案：

对于四路同步脉冲信号产生模块，由FPGA逻辑资源实现四路脉冲信号的重复频率、脉冲个数、脉冲宽度可调。由FPGA逻辑资源实现的相对延迟时间，其分辨率只有10ns，而外部延迟线芯片DS1124能够实现0.25ns的延迟分辨率，可采用FPGA和外部延迟线芯片结合的方案，在保证高分辨率的同时，又能做到大动态范围。

作为上述技术方案的进一步描述：

微秒信号采集模块选用的A\/D芯片为THS1206,其模拟输入电压范围为+1.5V~+3.5V，最高采样率为6MSPS。为保证每路微秒信号的采样率为2MSPS，选择两片THS1206模数转换芯片。微秒信号的幅度均在在-10V+10V之间，在设计模拟信号调理电路时，先用高压摆率、宽带宽、高速运放AD8022对其进行电压跟随，然后再用电阻分压对其进行衰减，使信号的幅度衰减到-1V~+1V之间，最后利用运放AD8044和AD8615设计电压偏置电路，使信号的幅度恰好满足THS1206的模拟电压输入要求。

作为上述技术方案的进一步描述：

直流电压、电流监测信号采集模块选用的A\/D芯片为AD7607，其为8通道14bit模数转换器，每个通道的采样率均为200KSPS，模拟电压输入范围为-10V~+10V。对于电压信号，利用运放ADTL084对其进行电压跟随，然后将信号输入到AD7607进行数据采集。对于4mA~20mA电流信号，先通过仪表运算放大器AD627将其转化为1.5V~7.5V电压，再进行模数转换。

作为上述技术方案的进一步描述：

以太网数据传输部分，采用以太网芯片W5300，其集成了TCP\/IP协议和10\/100M的MAC和PHY。 W5300由NIOS II软核进行控制，在Qsys中根据W5300的数据手册自定义W5300的IP核，产生相应的地址、数据、读写控制线，然后通过Avalon总线与NIOS II软核进行连接。最后向NIOS II软核中写入程序，控制着W5300将脉冲的状态参数、微秒信号采集数据和直流电压、电流监测数据通过UDP模式上传到上位机。

综上所述，由于采用了上述技术方案，本实用新型的有益效果是：

实现了对微秒级的电压信号和直流电压、电流信号的数据采集，并通过以太网将数据上传到上位机。其脉冲产生模块精度高，输出的脉冲个数多，四路脉冲之间的相对延迟时间分辨率可达0.25ns。所有模块均由FPGA控制，有效地降低了成本，提高了系统的灵活性。

附图说明

图1为本实用新型中脉冲的指标；

图2为本实用新型中的数据采集和脉冲产生系统硬件电路结构框图；

图3为本实用新型中的数据采集和脉冲产生系统FPGA逻辑结构框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

整个系统的硬件结构如图2所示：

在FPGA配置上，FPGA的主时钟采用50MHz有源恒温晶振，去除AS接口，只保留JTAG接口作为调试接口。选择串行Flash存储器EPCS64来存储FPGA的硬件逻辑和软核运行的程序。NIOS II软核异常向量内存采用两片外DDR2 SDRAM,每片容量为1Gbit。在电源系统的设计上，+12V电压和-12V电压为运放AD8022、ADTL084、AD627进行供电。+5V和-5V电压的设计，采用了两级降压芯片来实现。其中，+5V电压为运放AD8044、AD8615和模数芯片AD7607进行供电。+3.3V电压由+12V电压经AOZ1016降压所得，为以太网芯片W5300和模数转换芯片THS1206供电。选用运放AD8022、AD8044和AD8615来对-10V~+10V的微秒信号进行衰减和偏置，使得调理后的幅度在1.5V~3.5V之间，以达到THS1206的模拟输入电压要求；选用四运放ADTL084来对四路直流电压监测信号进行电压跟随；选用仪表运算放大器AD627将四路4mA~20mA直流电流转化为电压信号并放大。对于脉冲产生模块，其主要功能是在FPGA逻辑中实现的，在硬件电路方面，应用了Maxim的8位串行可编程延迟线芯片DS1124。FPGA利用3线串行接口对DS1124的256级延迟进行编程，使之以0.25ns的步进间隔提供20ns至83.75ns的延迟。以太网传输模块采用了集成MAC、PHY以及TCP\/IP协议的以太网芯片W5300，其网络数据传输速率可达50Mbps。在硬件电路中，将TEST_MODE引脚接地，使用W5300的内部PHY，并将PHY的工作模式设置为10BASE-T FDX\/HDX自动握手模式，将BIT16EN引脚接3.3V高电平，使用16位数据线模式。

如图3所示，NIOS II软核控制着W5300通过UDP模式接收来自上位机的脉冲控制命令、微秒信号采集控制命令和外触发使能命令。脉冲控制命令具体为脉冲的重复频率、脉冲个数、脉冲宽度以及四路脉冲之间的相对时间延迟。微秒信号采集控制命令主要控制微秒采集模块的触发通道和触发前采样的点数。RX1为start信号，控制脉冲模块开始产生脉冲，RX2为stop信号，当系统发生紧急状况时，stop应急控制信号会将脉冲输出强制停止。在外触发控制模块中均对RX1和RX2做了防误触发处理。可通过软件触发和硬件触发的方式控制脉冲产生系统开始输出脉冲。状态监测信号为直流电压信号和直流电流信号，经AD7607数据采集之后，其数据和脉冲的实时状态参数进行组帧，以50Hz的频率经以太网芯片W5300上传到上位机。对于微秒信号采集模块，在触发信号来临之前，THS1206采集到的数据会持续不断的写入环形RAM之中。当脉冲模块开始输出脉冲时，会产生一个触发信号，该触发信号会将触发前采集到的微秒信号数据和触发后采集到的微秒信号数据依次从环形RAM中取出，并进行组帧，构成一个完整的微秒波形数据，经以太网芯片W5300上传到上位机。上位机会实时显示脉冲的状态参数、微秒信号的波形以及监测信号数据。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。

设计图

一种基于FPGA的数据采集和脉冲产生系统论文和设计

一种基于FPGA的数据采集和脉冲产生系统论文和设计

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢