导读:本文包含了全定制论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:可编程,队列,路由器,门阵列,加法器,逻辑,旁路。
全定制论文文献综述
吴美琪[1]（2019）在《高性能DSP硬核全定制设计及实现》一文中研究指出现场可编程门阵列(Field-Programmable Gate Array,FPGA)自问世以来,依靠其开发耗时少、设计成本低和使用灵活性高的特点,成为可重构型数字处理单元的典型代表,被大量应用在图像处理、人工智能、信号传输等热门领域中。数字信号处理(Digital Signal Processing,DSP)模块作为FPGA的重要功能部件,承担了大部分的对数字信号进行高速、复杂的算法处理时的运算任务。因此,为进一步提高FPGA的性能,研发一款运算速度快、实现算法丰富的DSP硬核显得尤为重要。本文探究了FPGA的基本架构和作为数字信号处理单元的优势,以及各种IP核(Intellectual Property core)的特点。通过分析主流商用的嵌入式DSP硬核基本结构和国内外高校的近期成果,发现28nm及以上工艺节点产品的最高工作时钟频率为741MHz,限制了系统对数字信号的高速处理能力。为了进一步提高嵌入式DSP硬核的运算速度,首先,从其中的核心模块——加法器和乘法器入手,研究相关原理选择合适设计方案。其次,根据所设计嵌入式DSP硬核的功能和高速运算需求,确定了整体结构:为了减少部分积的数量、提高压缩效率,乘法器采用优化的二阶Booth算法以及Wallace树压缩结构;算术逻辑单元除了能进行基本算术运算和逻辑运算,还需要高运算速度、可实现SIMD(Single Instruction Multiple Data,SIMD)模式,故采用进位选择加法和超前进位加法结合实现的加法结构;加入可选寄存器实现流水线功能,有助于提高硬核处理数据的吞吐量和速度;预留级联端口便于连接相邻DSP硬核,有利于结构的灵活扩展;由外部信号配置的多路选择器组,可实现多种运算操作数组合;增加模式检测器,检查DSP硬核的输出数据模式,能辅助实现更丰富的功能。最终,基于GF 28nm标准CMOS工艺,采用全定制设计流程完成了高性能DSP硬核的设计、仿真与版图实现。仿真结果显示,在1.0V工作电压和25℃温度下,DSP硬核的最高工作频率能够达到1.0GHz,电路版图面积仅为0.0112mm~2。此DSP硬核可以应用在FPGA中实现丰富功能,提供充足的运算处理能力。本设计的创新点包括:(1)为了节省部分积产生环节消耗的逻辑资源,提出一种优化的二阶Booth算法编码方式,以3位编码信号生成部分积,优化最低位产生电路,使用统一的操作扩展各部分积符号位,相比于传统方法提高了阵列规则性、节省了芯片面积,可配合部分积快速压缩;(2)针对部分积压缩的快速、高效进行,全定制实现一款仅用6个异或门、可双轨输出的基本压缩器,并在其基础上优化出多种类型、组合成高阶压缩器,混合使用两者以实现的Wallace树压缩结构,经过3级压缩、8个异或门的关键延迟把9组部分积压缩为2组,有效地提高了压缩效率并降低了关键路径延迟时间。(本文来源于《辽宁大学》期刊2019-04-01）
迎九,毛烁[2]（2018）在《用全定制方法设计矿机芯片》一文中研究指出在日前厦门海沧举行的"2018集微半导体峰会"的"AI/5G论坛"上,矿机(区块链服务器)及其芯片的黑马——深圳比特微电子有限公司的董事长、总经理兼CTO杨作兴博士登台,介绍了新的全定制设计方法,并称采用该方法设计的16nm区块链芯片BT1800,与竞品相比,功耗和成本均降低了50%左右。该芯片用于9月19日发布的神马M10矿机,算力指标是33T到35T。(本文来源于《电子产品世界》期刊2018年11期）
王颖,张跃宗,张竞丹[3]（2017）在《双通道前导1预判模块的全定制版图设计与验证》一文中研究指出前导1判断模块是浮点加法运算中不可缺少的部分,在运算结果产生之前就对运算结果进行预测的方式叫做前导1预判,相应的电路叫前导1预判电路。经过改进的双通道前导1预判电路与单通道运算结构相比具有更高的运算速度,而全定制的版图设计方法具有减小单元面积和时延的优点,用全定制版图设计的方法来设计双通道前导1预判模块,能够进一步提高其性能。(本文来源于《深圳信息职业技术学院学报》期刊2017年03期）
贾柱良,杜明,兰韬,裴国旭[4]（2017）在《基于65nm高速SRAM全定制设计》一文中研究指出工艺进入65nm后,芯片集成度越来越高,器件的尺寸原来越小,加上走线宽度的减少,互连寄生效应越来越大,对SRAM的性能的影响也愈加显着。本文从全定制的设计流程出发,介绍了怎样实现SRAM不同功能模块之间的版图布局和IP的设计。在保证模块性能的同时,减少互连寄生对SRAM的影响,保证SRAM的高速运行。(本文来源于《电脑与电信》期刊2017年07期）
贾柱良,杜明,黄阁飞[5]（2017）在《一种由反相器构成的全定制时钟树》一文中研究指出本文介绍了一种由反相器构成的全定制时钟树,采用clockmesh+H_tree结构;通过virtuoso画出来的版图对称性更好,然后提取lef和lib导入设计中。设计的时钟树具有时钟延时低、低skew等优点。(本文来源于《电脑与电信》期刊2017年06期）
[6]（2017）在《中国房地产装配式整体卫浴系统首选实力品牌 鸿力装配式整体卫浴 铝蜂窝全定制装配式整体卫生间整体厨房开创者、领军者》一文中研究指出2017年01月11日中国·北京企业简介广州鸿力复合材料有限公司是一家致力绿色节能领域的建筑产业化配套产品研发、生产、销售与服务于一体的综合性公司,产品包括:全定制装配式整体卫生间、整体厨房、隔墙、内外装饰挂件等建筑产业化相关部品。公司拥有全球领先产品技术和工艺技术。目前已有国内发明专利及实用新型专利40多项。是铝蜂窝全定制装配式整体卫生间、整体厨房的发明(本文来源于《安家》期刊2017年Z1期）
刘俐[7]（2015）在《高精度流水线模数转换器的全定制版图设计》一文中研究指出采用0.18μm混合信号1P6M CMOS工艺,介绍了一种高精度流水线模数转换器的全定制版图设计。该芯片为数模混合信号IC,工作电压1.8 V/3.3 V,具有12位的采样精度和25 MHz的工作频率。版图设计过程中使用了合适的版图布局和电源、地线网络结构,重点介绍了采样保持模块设计上的一些结构和技巧。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。(本文来源于《电子与封装》期刊2015年04期）
陈晓君,严利民,潘佳宾,毕卓[8]（2015）在《全定制交叉节点队列片上路由器》一文中研究指出多核技术已经成为现在芯片发展的主流,片上路由器成为核间通信的主要方式。在半导体技术进入深亚微米阶段,对于片上路由器的时延、面积和功耗等性能提出了更高的要求。大量文章研究新型路由器结构以满足高性能路由器的要求。根据排队论模型对交叉节点队列路由器进行了Matlab建模仿真,确定了队列深度为4及轮询算法在交叉节点队列路由器中能获得更加平衡的性能。然后,提出了交叉节点队列路由器的各主要模块结构,并以此设计了各模块RTL电路。最后,使用Free PDK45nm工艺库,对所设计的交叉节点队列路由器进行了全定制版图设计与仿真。在工作温度70℃,电源电压1.1V条件下,该路由器关键路径时延为0.271ns,版图总面积为84500μm2,平均功耗为267.5438m W。(本文来源于《工业控制计算机》期刊2015年02期）
邓小莺,林鑫[9]（2015）在《全定制集成电路设计教学改革探讨》一文中研究指出《全定制集成电路设计》是本科集成电路相关专业对理论和实践都要求较高的专业基础课程。该文以设计一个满足延时参数的反相器为例,介绍一种实验教学方法,帮助学生理解课堂上介绍的两种延时计算模型,并掌握全定制集成电路基本单元库的设计方法及其相关EDA工具。学生通过两种延时模型的计算结果与仿真结果的比较,既能深刻理解书本上的理论知识,又能实际掌握全定制集成电路的设计能力,极大地激发了学生的学习积极性和创造性,并取得了良好的教学效果。(本文来源于《电脑知识与技术》期刊2015年01期）
杨振华[10]（2014）在《基于65nm工艺的FPGA可编程逻辑块的全定制设计》一文中研究指出现场可编程门阵列具有高稳定性、高灵活性、运行速度快、高可集成性等特点,在众多领域都有应用。可编程逻辑块(Configurable Logic Block,CLB)是FPGA实现逻辑设计的重要模块,一般由查找表与可配置寄存器、快速进位链构成,其设计架构可以直接影响到整个FPGA实现设计功能的性能。为保证CLB具有最优化的系统性能、最小的芯片面积、最大的系统集成度,本文使用自顶向下的全定制设计方法。架构设计参考了CLB的功能与结构特性,以及传统CLB的设计方法。逻辑模块由基本逻辑单元组成,并根据超深亚微米工艺进行改进,以达到较优化的性能。通过实验法的仿真优化,确定了所设计的CLB的总体架构。模块具体电路设计综合考虑了各功能模块的基本功能、使用频率、可配置性、灵活性等特点,设计实现了查找表电路、可配置寄存器电路、快速进位链电路、移位寄存器链电路、分布式寄存器电路等。仿真验证时为了保证对可编程逻辑块功能的完全覆盖性,设计了一套完整的仿真验证方案,按照验证方案对电路进行了仿真验证。所设计的CLB基于65纳米工艺,逻辑块的查找表为六输入,每个块内部包含有八个基本逻辑单元。该CLB具有可实现逻辑功能更宽的查找表,并且其可配置存储器之间逻辑级数小,互连量小,与130纳米四输入CLB相比,实现设计所需面积节约33%,速度快21%。(本文来源于《哈尔滨工业大学》期刊2014-12-01）
全定制论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在日前厦门海沧举行的"2018集微半导体峰会"的"AI/5G论坛"上,矿机(区块链服务器)及其芯片的黑马——深圳比特微电子有限公司的董事长、总经理兼CTO杨作兴博士登台,介绍了新的全定制设计方法,并称采用该方法设计的16nm区块链芯片BT1800,与竞品相比,功耗和成本均降低了50%左右。该芯片用于9月19日发布的神马M10矿机,算力指标是33T到35T。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
全定制论文参考文献
[1].吴美琪.高性能DSP硬核全定制设计及实现[D].辽宁大学.2019
[2].迎九,毛烁.用全定制方法设计矿机芯片[J].电子产品世界.2018
[3].王颖,张跃宗,张竞丹.双通道前导1预判模块的全定制版图设计与验证[J].深圳信息职业技术学院学报.2017
[4].贾柱良,杜明,兰韬,裴国旭.基于65nm高速SRAM全定制设计[J].电脑与电信.2017
[5].贾柱良,杜明,黄阁飞.一种由反相器构成的全定制时钟树[J].电脑与电信.2017
[6]..中国房地产装配式整体卫浴系统首选实力品牌鸿力装配式整体卫浴铝蜂窝全定制装配式整体卫生间整体厨房开创者、领军者[J].安家.2017
[7].刘俐.高精度流水线模数转换器的全定制版图设计[J].电子与封装.2015
[8].陈晓君,严利民,潘佳宾,毕卓.全定制交叉节点队列片上路由器[J].工业控制计算机.2015
[9].邓小莺,林鑫.全定制集成电路设计教学改革探讨[J].电脑知识与技术.2015
[10].杨振华.基于65nm工艺的FPGA可编程逻辑块的全定制设计[D].哈尔滨工业大学.2014
论文知识图
