一种脉冲波产生电路论文和设计-孙乔

全文摘要

本实用新型涉及一种脉冲波产生电路包括：第一减法器的输出端连接第一选择器的输入端，以及第一选择器、第二选择器和第四选择器的控制端，所述第一选择器的输出端与第二选择器的输出端均连接乘法器的输入端，所述乘法器的输出端分别连接比较器和第三选择器的输入端，比较器的输出端连接所述第三选择器的控制端，所述第三选择器的输出端分别连接所述减法器和第四选择器的输入端，所述第二减法器的输出端连接所述第四选择器的输入端，所述第四选择器输出脉冲波信号。本实用新型的脉冲波产生电路在不增加任何硬件成本的情况下，可以生成稳定的脉冲波，具有不闪烁、不抖动的优点。

主设计要求

1.一种脉冲波产生电路，其特征在于，包括：第一减法器，第一选择器，第二选择器，乘法器，比较器，第三选择器，第二减法器和第四选择器；其中所述第一减法器的输出端连接所述第一选择器的输入端，以及第一选择器、第二选择器和第四选择器的控制端，所述第一选择器的输出端与第二选择器的输出端均连接乘法器的输入端，所述乘法器的输出端分别连接比较器和第三选择器的输入端，所述比较器的输出端连接所述第三选择器的控制端，所述第三选择器的输出端分别连接所述第二减法器和第四选择器的输入端，所述第二减法器的输出端连接所述第四选择器的输入端，所述第四选择器输出脉冲波信号。

设计方案

2.根据权利要求1所述的脉冲波产生电路，其特征在于，所述电路还包括：第五选择器以及浮点计算单元，所述第一减法器的输出端连接所述第五选择器的控制端，所述第五选择器的输出端以及所述乘法器的输出端均连接所述浮点计算单元的输入端，所述浮点计算单元的输出端连接所述比较器以及第三选择器的输入端。

3.根据权利要求1或2所述的脉冲波产生电路，其特征在于，所述电路还包括数模转换器以及低通滤波器，所述第四选择器与所述数模转换器以及低通滤波器依次连接，所述低通滤波器输出实际脉冲波。

4.根据权利要求1或2所述的脉冲波产生电路，其特征在于，所述第一减法器计算的第一差值的符号位控制所述第一选择器、第二选择器、第四选择器以及第五选择器的输出。

5.根据权利要求1所述的脉冲波产生电路，其特征在于，所述第一减法器计算所需脉冲波的相位值与占空比参数之间的第一差值，所述第一选择器根据所述第一差值的符号位选择输出所述相位值或者第一差值作为实数值，所述第二选择器根据所述符号位选择输出上升沿时间参数或者下降沿时间参数作为边沿时间参数，所述第三选择器根据所述比较器的比较结果选择输出一常数或者乘法器的输出作为波形值，所述第四选择器根据所述符号位选择输出第三选择器的输出或者所述第二减法器的输出，所述常数为所需脉冲波的最大高电平值。

6.根据权利要求4所述的脉冲波产生电路，其特征在于，所述第五选择器根据所述第一减法器计算的所需脉冲波的相位值与占空比参数之间的第一差值的符号位选择输出上升沿浮点计算参数或者下降沿浮点计算参数至浮点计算单元。

7.根据权利要求4所述的脉冲波产生电路，其特征在于，所述符号位为第一差值的数据最高位。

设计说明书

技术领域

本实用新型属于信号发生领域，具体涉及一种脉冲波产生电路。

背景技术

信号发生器是一种常见的信号源，广泛应用于电子电路、自动控制和科学实验等领域。目前，对于直接数字式频率合成器DDS(Direct Digital Synthesizer)类信号发生器，产生脉冲波的方法主要有两种：第一种是通过外接硬件电路进行调节，这种方法成本高，频率和边沿时间可变范围小；第二种是通过FPGA(复杂可编程逻辑阵列器件)数字方式产生。如图1所示，为现有技术中通过FPGA方式的DDS产生脉冲波的电路结构100，主要由频率累加器、相位累加器、相位幅值转化器、DAC以及滤波器LPF组成。现有方案的问题在于需要通过低电平、高电平、上升沿、下降沿四个阶段来分别处理波形的状态，造成在脉冲波每个阶段与下个阶段交界处存在波形相位不能完全连续，出现抖动过大，或者波形变形的情况。使得生成的脉冲波波形抖动过大、占用FPGA资源多，改变脉冲波频率等参数时波形不稳定而容易闪烁的问题十分突出。

实用新型内容

针对上述问题，本实用新型的目的是提供一种脉冲波产生电路，能够在不增加硬件成本的情况下解决现有技术中产生脉冲波时抖动大，并且在切换脉冲波频率时波形闪烁不连续的问题。

为实现上述目的，本实用新型采取以下技术方案：

本实用新型中的一种脉冲波产生电路，包括：第一减法器，第一选择器，第二选择器，乘法器，比较器，第三选择器，第二减法器和第四选择器；其中所述第一减法器的输出端连接所述第一选择器的输入端，以及第一选择器、第二选择器和第四选择器的控制端，所述第一选择器的输出端与第二选择器的输出端均连接乘法器的输入端，所述乘法器的输出端分别连接比较器和第三选择器的输入端，所述比较器的输出端连接所述第三选择器的控制端，所述第三选择器的输出端分别连接所述第二减法器和第四选择器的输入端，所述第二减法器的输出端连接所述第四选择器的输入端，所述第四选择器输出脉冲波信号。

优选的，所述电路还包括：第五选择器以及浮点计算单元，所述第一减法器的输出端连接所述第五选择器的控制端，所述第五选择器的输出端以及所述乘法器的输出端均连接所述浮点计算单元的输入端，所述浮点计算单元的输出端连接所述比较器以及第三选择器的输入端。

优选的，所述电路还包括数模转换器以及低通滤波器，所述第四选择器与所述数模转换器以及低通滤波器依次连接，所述低通滤波器输出实际脉冲波。

优选的，所述第一减法器计算的第一差值的符号位控制所述第一选择器、第二选择器、第四选择器以及第五选择器的输出。

优选的，述第一减法器计算所需脉冲波的相位值与占空比参数之间的第一差值，所述第一选择器根据所述第一差值的符号位选择输出所述相位值或者第一差值作为实数值，所述第二选择器根据所述符号位选择输出上升沿时间参数或者下降沿时间参数作为边沿时间参数，所述第三选择器根据所述比较器的比较结果选择输出一常数或者乘法器的输出作为波形值，所述第四选择器根据所述符号位选择输出第三选择器的输出或者所述第二减法器的输出，所述常数为所需脉冲波的最大高电平值。

优选的，所述第五选择器根据所述第一减法器计算的所需脉冲波的相位值与占空比参数之间的第一差值的符号位选择输出上升沿浮点计算参数或者下降沿浮点计算参数至浮点计算单元。

优选的，所述符号位为第一差值的数据最高位。

优选的，所述电路还包括参数计算单元，连接第一减法器以及第一选择器，用于根据公式一、公式二以及公式三分别获得占空比参数Duty、上升沿时间参数RiseTime以及下降沿时间参数FallTime：

其中，module为相位模，D为占空比，Cycle为时钟周期，FreqWord为频率控制字，常数为所需脉冲波的最大高电平值。

本实用新型的脉冲波产生电路在不增加任何硬件成本的情况下，可以有效的解决现有将脉冲波分为四个阶段的处理的方案，本实用新型将脉冲波四个阶段分为两个阶段，并且两个阶段始终是连续的相等步进的变化，而且边沿也可以不需要考虑非正常情况的特殊处理方式，采用本实用新型可以生成稳定的脉冲波，且生成的脉冲波具有不闪烁、不抖动的优点。

附图说明

图1是现有技术中通过FPGA方式的DDS产生脉冲波的电路结构示意图；

图2是本实用新型一实施例中脉冲波产生电路结构示意图；

图3是本实用新型另一实施例中脉冲波产生电路结构示意图；

图4是本实用新型实施例中脉冲波产生方法的流程图；

图5是通过本实用新型实施例的脉冲波产生电路所生成的脉冲波信号的波形示意图；

图6是通过本实用新型实施例的脉冲波产生电路输出的实际脉冲波示意图。

具体实施方式

下面将结合附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型具体实施例提供一种脉冲波产生电路，如图2所示，包括：第一减法器201，第一选择器202，第二选择器203，乘法器204，比较器205，第三选择器206，第二减法器207和第四选择器208；其中所述第一减法器201的输出端连接所述第一选择器202的输入端，以及第一选择器202、第二选择器203和第四选择器208的控制端，所述第一选择器202的输出端与第二选择器203的输出端均连接乘法器204的输入端，所述乘法器204的输出端分别连接比较器205和第三选择器206的输入端，所述比较器205的输出端连接所述第三选择器206的控制端，所述第三选择器206的输出端分别连接所述第二减法器207和第四选择器208的输入端，所述第二减法器207的输出端连接所述第四选择器208的输入端，由所述第四选择器208持续动态的输出脉冲波信号。较佳的，所述第一减法器201计算的第一差值SUB_DATA1的符号位MSB控制所述第一选择器202、第二选择器203、第四选择器208的输出。

具体的，所述第一减法器201从微控制器(图未示)中获取占空比参数DUTY并接收从DDS电路输出的所需脉冲波的相位值PHASE，计算所述相位值PHASE与占空比参数DUTY之间的第一差值SUB_DATA1，即根据公式：SUB_DATA1＝PHASE-DUTY得到第一差值SUB_DATA1，所述第一选择器202根据所述第一差值SUB_DATA1的符号位MSB选择输出所述相位值或者第一差值作为实数值。其中，所述第一差值SUB_DATA1即为当前PHASE与占空比参数的差值。较佳的，符号位MSB可以为该第一差值SUB_DATA1的数据最高位，当MSB为1时，表示第一差值SUB_DATA1为负数，此时第一选择器202输出的实数值FIX_Data为相位值PHASE；当MSB为0时，表示第一差值SUB_DATA1为正数，此时第一选择器202输出的实数值FIX_Data为第一差值SUB_DATA1。

所述第二选择器203根据所述符号位MSB选择输出上升沿时间参数RiseTime或者下降沿时间参数FallTime作为边沿时间参数Time。具体的，当符号位MSB为1时，第二选择器203输出的边沿时间参数Time为上升沿时间参数RiseTime；当符号位MSB为0时，第二选择器203输出的边沿时间参数Time为下降沿时间参数FallTime。

乘法器204将第一选择器202输出的实数值FIX_Data与第二选择器203输出的边沿时间参数Time连续相乘，并将得到的乘积FLOAT输出给第三选择器206以及比较器205。

比较器205比较一常数和乘积FLOAT之间的大小，所述常数为所需脉冲波的最大高电平值，也就是所需脉冲波高电平的最大值。将该比较结果发送至第三选择器206的控制端，控制所述第三选择器206选择输出所述常数或者乘积FLOAT作为波形值Data。具体的，当乘积FLOAT小于常数，则输出乘积FLOAT；当乘积FLOAT大于常数，则第三选择器206输出常数，也就是意味着将大于常数的全部波形值Data限制到常数，使得到的波形值Data都小于或等于常数。

第二减法器207计算所述常数与波形值Data之间的第二差值SUB_DATA2，即第二差值SUB_DATA2＝常数-波形值Data。随后所述第四选择器208根据所述第一差值SUB_DATA1的符号位MSB选择输出波形值Data或第二差值SUB_DATA2。具体的，符号位MSB为1时代表上升沿和高电平，为0时代表下降沿和低电平的值。如果是上升沿和高电平，则第四选择器208输出的脉冲波信号Pulse保持波形值Data输出；如果是下降沿和低电平,则第四选择器208输出的脉冲波信号Pulse为第二差值SUB_DATA2。

本实用新型还提供一较佳的实施例，如图3所示，所述电路还包括：第五选择器209以及浮点计算单元210，所述第一减法器201的输出端连接所述第五选择器209的控制端，所述第五选择器209的输出端以及所述乘法器204的输出端均连接所述浮点计算单元210的输入端，所述浮点计算单元210的输出端连接所述比较器205以及第三选择器206的输入端。较佳的，所述第一减法器201计算的第一差值SUB_DATA1的符号位MSB控制所述第五选择器209的输出。通过第五选择器209以及浮点计算单元210对乘法器204所计算得到的乘积FLOAT根据实际情况进行浮点运算，使得边沿时间精度和时间能够得到更大的范围。具体的，第一减法器201输出的第一差值SUB_DATA1的符号位MSB控制第五选择器209选择输出上升沿浮点计算参数RiseFPU或下降沿浮点计算参数FallFPU，当符号位MSB为0时，第五选择器209输出下降沿浮点计算参数FallFPU；当符号位MSB为1时，第五选择器209输出上升沿浮点计算参数RiseFPU。浮点计算单元210根据第五选择器209输出的上升沿浮点计算参数RiseFPU或下降沿浮点计算参数FallFPU对所述乘积FLOAT进行浮点运算得到变量值FLOAT_Data，比较器205将所述变量值FLOAT_Data与所述常数进行比较，并通过比较结果控制第三选择器206选择输出所述常数或者变量值FLOAT_Data作为所述波形值Data。

具体的，当变量值FLOAT_Data小于常数，则第三选择器206输出变量值FLOAT_Data；当变量值FLOAT_Data大于常数，则第三选择器206输出常数，也就是意味着将大于常数的全部波形值Data限制到常数，使得到的波形值Data都小于或等于常数。

本实用新型一较佳的实施例中，所述电路还包括数模转换器以及低通滤波器组成的模拟通道，所述第四选择器与所述数模转换器以及低通滤波器依次连接，所述低通滤波器输出实际脉冲波。所述第四选择器输出的脉冲波信号Pulse再经过FPGA外围的数模转换器(DAC芯片)以及低通滤波器LPF最终得到实际的脉冲波输出。具体的，所述第四选择器输出的脉冲波信号Pulse如图5所示，为了使波形更平滑，通过数模转换器以及低通滤波器的作用使得最终得到实际的脉冲波输出，该模拟通道是和其他波形共用的，因此不需要另外设计脉冲波专用的通道，有效的降低硬件成本。

本实用新型较佳的实施例中，所述电路还包括参数计算单元，连接第一减法器以及第一选择器，用于根据公式一、公式二以及公式三分别获得占空比参数Duty、上升沿时间参数RiseTime以及下降沿时间参数FallTime：

其中，module为相位模，D为占空比，Cycle为时钟周期，FreqWord为频率控制字，常数为所需脉冲波的最大高电平值。

通过本实用新型上述实施例所述的脉冲波产生电路，在不增加任何硬件成本的情况下，可以有效的解决现有将脉冲波分为四个阶段的处理的方案，现有方案在脉冲波每个阶段与下个阶段交界处存在波形相位不能完全连续，出现抖动过大，或者波形变形的情况。本实用新型将脉冲波四个阶段分为两个阶段，并且两个阶段始终是连续的相等步进的变化，而且边沿也可以不需要考虑非正常情况的特殊处理方式，采用本实用新型实施例的电路可以生成稳定的、频率可变范围宽，边沿时间可变范围宽，占空比可变范宽的脉冲波；并且频率大小，边沿时间，占空比的参数可以连续任意调节的脉冲波，且生成的脉冲波具有不闪烁、不抖动的优点。

本实用新型实施例还提供一种脉冲波产生方法，如图4所示，该方法包括：

步骤401，获取所需脉冲波的相位值PHASE与占空比参数DUTY之间的第一差值SUB_DATA1，即根据公式：第一差值SUB_DATA1＝相位值PHASE-占空比参数DUTY，计算得到第一差值SUB_DATA1。根据所述第一差值SUB_DATA1的符号位MSB选择输出所述第一差值SUB_DATA1或者相位值PHASE作为实数值FIX_Data，同时选择输出上升沿时间参数RiseTime或者下降沿时间参数FallTime作为边沿时间参数Time；其中，所需脉冲波的相位值PHASE是由现有的DDS电路生成并提供的，在此不做过多举例。占空比参数DUTY由微控制器提供。具体的，符号位MSB可以为该第一差值SUB_DATA1的数据最高位，当MSB为1时，表示第一差值SUB_DATA1为负数，此时输出相位值PHASE作为实数值FIX_Data；当MSB为0时，表示第一差值SUB_DATA1为正数，此时输出第一差值SUB_DATA1作为实数值FIX_Data。当符号位MSB为1时，输出的边沿时间参数Time为上升沿时间参数RiseTime；当符号位MSB为0时，输出的边沿时间参数Time为下降沿时间参数FallTime。

步骤402，计算所述实数值FIX_Data与边沿时间参数Time的乘积FLOAT，并将该乘积FLOAT与一常数进行比较；所述常数为所需脉冲波的最大高电平值，也就是所需脉冲波高电平的最大值；

步骤403，根据比较结果选择输出所述常数或者所述乘积FLOAT作为波形值Data；具体的，当乘积FLOAT小于常数，则输出乘积FLOAT作为波形值Data；当乘积FLOAT大于常数，则输出常数作为波形值Data，也就是意味着将大于常数的全部波形值Data限制到常数，使得到的波形值Data都小于或等于常数。

步骤404，获取所述常数与所述波形值Data之间的第二差值SUB_DATA2，即根据公式：第二差值SUB_DATA2＝常数-波形值Data，以求得第二差值SUB_DATA2。根据所述第一差值SUB_DATA1的符号位MSB选择输出所述第二差值SUB_DATA2或者波形值Data作为脉冲波信号Pulse。具体的，符号位MSB为1时代表上升沿和高电平，输出的脉冲波信号Pulse保持波形值Data输出；符号位MSB为0时代表下降沿和低电平，输出的脉冲波信号Pulse为第二差值SUB_DATA2。

具体的，提供如表一所示的脉冲波信号的数据表，其中相位值PHASE是从DDS电路中获取的，如果所需脉冲波的时钟为100MHz，上升沿时间为25ns，下降沿时间为35ns，占空比为50％的脉冲波，起始相位为0，相位模为1000(十进制)，常数可以设置小于相位模的任意值，在本实施例中设定为400。根据DDS原理可以得到相位值的步进为80，如表一中第2列相位值PHASE所示，根据公式二可以计算得到上升沿时间参数为2，下降沿时间参数为1.429，当第一差值SUB_DATA1为负数时是脉冲波的第一阶段，即上升沿和高电平阶段，当SUB_DATA1为正数时是脉冲波的第二个阶段，即下降沿和低电平阶段，从表一中可见第一阶段和第二阶段都是跟随相位值PHASE的值改变而改变，分成两个阶段是为了方便理解，实际是围绕PHASE的值为一体。

表一脉冲波信号的数据表

本实用新型实施例所述的一种脉冲波产生方法，较佳的，所述方法还包括：根据上升沿浮点计算参数RiseFPU或下降沿浮点计算参数FallFPU对所述乘积FLOAT进行浮点运算得到变量值FLOAT_Data，将所述变量值FLOAT_Data与所述常数进行比较，并通过比较结果选择输出所述常数或者变量值FLOAT_Data作为所述波形值Data。其中，上升沿浮点计算参数RiseFPU以及下降沿浮点计算参数FallFPU可以通过微控制器提供。

具体的，当符号位MSB为1时，输出上升沿浮点计算参数RiseFPU；当符号位MSB为0时，输出下降沿浮点计算参数FallFPU。根据输出的上升沿浮点计算参数RiseFPU或下降沿浮点计算参数FallFPU对所述乘积FLOAT进行浮点运算得到变量值FLOAT_Data；随后将所述变量值FLOAT_Data与所述常数进行比较，并通过比较结果选择输出所述常数或者变量值FLOAT_Data作为所述波形值Data。具体的，当变量值FLOAT_Data小于常数，则输出变量值FLOAT_Data作为波形值Data；当变量值FLOAT_Data大于常数，则输出常数作为波形值Data，也就是意味着将大于常数的全部波形值Data限制到常数，使得到的波形值Data都小于或等于常数。

综上，通过本实用新型上述实施例所述的脉冲波产生电路以及脉冲波产生方法，在不增加任何硬件成本的情况下，可以生成稳定的、频率可变范围宽，边沿时间可变范围宽，占空比可变范宽的脉冲波；并且频率大小，边沿时间，占空比的参数可以连续任意调节的脉冲波，且生成的脉冲波具有不闪烁、不抖动的优点。

本实用新型不局限于上述最佳实施方式，任何人在本实用新型的启示下都可得出其他各种形式的产品，但不论在其形状或结构上作任何变化，凡是具有与本申请相同或相近似的技术方案，均落在本实用新型的保护范围之内。

设计图

一种脉冲波产生电路论文和设计

一种脉冲波产生电路论文和设计-孙乔

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢