导读:本文包含了频率合成器论文开题报告文献综述、选题提纲参考文献，主要关键词:合成器,频率,相位,噪声,数字,锁相环,光学。
频率合成器论文文献综述写法
郑澍鹏[1]（2019）在《宽频段低功耗快速频率合成器的设计》一文中研究指出引言:频率合成器作为无线通信系统中射频信道的重要组成部分,主要提供收发变频所需的频率源。常见的有锁相环(PLL)、直接数字频率合成器(DDS)、或由两者的组成。其中锁相环(PLL)主要包括整数分频锁相环和小数分频锁相环,而小数分频锁相环的综合性能会比整数分频锁相环更高,主要体现在具有更高的频率分辨率(小数分频锁相环因分频比为小数,在鉴相频率不变的情况下,理论上可以任意选择频率,在不影响相位噪声的基础上获得较高的频率分辨率)、更低的相位噪声、更快的频率锁定等。对比DDS具有更低功耗、更宽的频率覆盖范围,因此,在频率合成器中小数分频锁相环的应用,越来越广泛。(本文来源于《电子世界》期刊2019年20期）
肖乃稼,何晓雄[2]（2019）在《通信系统中小型化频率合成器设计》一文中研究指出文章针对通信接收机小型化的要求提出了一种接收机频率源的设计思路,采用TSMC 0.18μm 1P6M混合信号工艺设计锁相环(phase locked loop,PLL)电路结构,设计了一种具有快速锁定时间、较宽频率调谐范围、低相位噪声的电荷泵锁相环(charge pump phase locked loop,CPPLL)。使用Cadence Spectre对电路进行仿真,电路整体具有在输入参考频率23～600 MHz之间产生1.92～2.62 GHz的时钟信号功能。在中心频率2.3 GHz、偏移载波频率10 MHz的情况下,敏感单元环形压控振荡器的相位噪声为-112.9 dBc/Hz。进行版图设计后,对电路进行验证,设计出小型化频率合成器芯片。(本文来源于《合肥工业大学学报(自然科学版)》期刊2019年08期）
宋雪莹,崔永俊,张祥,刘坤[3]（2019）在《基于DDS+PLL的低相噪频率合成器设计》一文中研究指出为了解决传统信号源输出信号种类单一、频率固定、实时调节能力差、噪声大等问题,设计了基于DDS和PLL的频率合成器。该频率合成器以FPGA为控制单元,选用DDS芯片AD9910,以及低噪声数字鉴相芯片ADF4108,用DDS直接激励PLL,能够稳定输出高达2.85 GHz的信号。该频率合成器具有多种波形输出,频率、相位可变,可实时调频调相等功能。经测试,相位噪声优于-116 dBc/Hz@1 MHz,满足实际应用需求。(本文来源于《电子器件》期刊2019年04期）
谌志强,陈起,雷敏杰,吴延群,黄起昌[4]（2019）在《频控阵雷达频率合成器技术研究与设计》一文中研究指出频控阵雷达作为近年来提出的一种新体制雷达,其对频率合成器的需求与传统的相控阵雷达对频率合成器的需求较为不同;频控阵雷达频率合成器除了阵列雷达所需求的相位相参性要求以外,还对各个通道输出信号频率及对应通道频率偏移也提出了新的要求。本文以频控阵雷达对频率合成器需求为前提,研究并设计了几种直接数字频率合成器与锁相环相结合的频率合成器方案,对其原理及性能指标等进行分析对比,并给出应对不同频率特性需求的设计建议。(本文来源于《科技视界》期刊2019年22期）
卿剑[5]（2019）在《基于DDS的低相噪频率合成器的设计与实现》一文中研究指出在频率合成器的设计中,由于锁相环切换速度慢、分辨率低,其应用具有较大的局限性,而DDS具有频率切换速度快、分辨率高等优点,现将两者进行双环结构下的环内混频,并有效地抑制杂散信号,以实现低相噪频率合成器的设计。(本文来源于《无线互联科技》期刊2019年13期）
马子轩[6]（2019）在《多功能直接数字频率合成器设计》一文中研究指出本文使用QuartusII9软件对SmartSOPC试验箱中的FPGA进行编程,使FPGA实现直接数字频率合成器(DDS)的核心功能。DDS的核心器件包括分频器、频率调节预置电路、累加器、波形储存器等模块。在后期的扩展功能设计中加入了开关按键、LED数码管、测频电路、显示控制电路、波形选择电路等模块,实现了输出频率与相位可控和可视化、输出多种波形、频率可测等功能的多功能直接数字频率合成器。(本文来源于《科技创新导报》期刊2019年14期）
陈学智,姚远,蒋燕义,马龙生[7]（2019）在《光学频率合成器的自动化控制研究》一文中研究指出光学频率合成器可在激光波长宽调谐范围内按指定的频率高精度地输出赫兹线宽稳频激光。在实现700～990 nm光学频率合成器原理验证的基础上,研究了光学频率合成器自动化控制的方法。通过实时比较波长计读数与目标输出光频的差别,自动设定输出激光的波长和数字可控光栅转台,自动获得输出激光与飞秒光梳之间的拍频信号并进行自动信号处理,以获得输出激光与参考激光之间的锁相控制信号。采用计算机控制后,可在1 min内获得输出激光频率控制误差信号,这为实现全自动的光学频率合成器打下基础。(本文来源于《光学学报》期刊2019年07期）
李永杰[8]（2019）在《高速直接数字频率合成器数字单元的设计与实现》一文中研究指出直接数字频率合成器(Direct Digital Frequency Synthesizer,DDS)作为一种新型的全数字频率合成器件,相比于模拟频率合成器具有更高的频率分辨率、更短的频率切换时间、更低的相位噪声等诸多优点,在空间通信,遥测和遥控,雷达测量,射电天文,卫星导航,无线电定位,数字通信等电子系统中扮演着重要的角色。而近年来,随着半导体工艺技术和集成电路(Integrated Circuit,IC)技术的不断发展进步,小尺寸、低功耗、高集成度是芯片发展的必然趋势。因此,目前DDS系统的研究热点也朝着超高速、低功耗和高性能的方向发展。本论文依托于“高速多通道DDS设计”项目,完成“高速直接数字频率合成器数字单元设计与实现”课题设计。为了实现高速DDS数字单元设计与实现,本论文主要分成叁部分。第一步主要分析了DDS架构中关键模块—相幅转换模块,通过对比常见4种相幅转换算法的优劣,选择改进型CORDIC算法(余四算法)作为DDS相幅转换算法。然后利用Matlab软件对余四算法进行仿真,确保余四算法正确性,为硬件实现打下了坚实的基础,另外,我们通过深入研究DDS的原理和框架,对DDS产生杂散的来源进行分析以及对目前的杂散抑制方法进行了介绍;第二步通过前期算法仿真为电路实现打下了基础,完成数字前端寄存器传输级(Register Transfer Level,RTL)代码的设计工作,在电路设计过程中,为了节约硬件资源的消耗,在电路实现上对电路结构进行了优化,且为了使DDS系统可以达到一个更高的无杂散动态范围(Spurious-free Dynamic Range,SFDR)性能,在电路设计的结构中加入了相位扰码设计和杂散对消设计,通过Modelsim软件对所设计的RTL代码进行行为级验证以通过实验室的硬件资源对电路设计进行上板测试,验证了电路设计的正确性。第叁步主要是数字电路后端设计,基于ASIC设计流程,利用TSMC 65nm CMOS工艺对前端设计的RTL代码进行逻辑综合、形式验证以及版图实现,最终完成高速DDS系统数字单元的设计工作。最终项目设计的DDS系统数字单元的无杂散动态范围低于-88dBc,满足设计指标,其面积大约为0.64mm~2,功耗504.36mW。(本文来源于《电子科技大学》期刊2019-04-10）
齐宇[9]（2019）在《C波段通信系统频率合成器的设计与实现》一文中研究指出频率合成相关工程设计指的是以一个或数个参考频率源为基准,在某一频段范围内,通过一定方法生成单个或多个工作频点的过程。频率合成相关技术问世以来,多种工程方法被广泛应用,本文中使用的是锁相式频率合成器(Phase Locked Loop,PLL)相关技术。本论文旨在针对C波段无线通信系统的研究基础上,综合设计实现应用于工程的基于锁相式频率合成器锁相环路,工作的内容主要包括低本振锁相环设计、高本振锁相环设计、现场可编程门阵列(Field Programmable Gate Array,FPGA)控制部分电路。通过工程的相关设计,实现了通过具有本振功能的频率合成器来为射频(Radio Frequency,RF)链路部分提供稳定且高精度的频率源信号。主要的工作总结如下:1.进行了系统整体方案及拓扑的设计,主要是以拓扑图形式实现整个通信系统结构的设计和频综部分的布板安排,重点是链路、频综及检波叁个部分的拓扑设计。2.针对系统设计要求,通过基于使用Silicon Labs公司生产SI4133型锁相式频率合成芯片和Analog Devices公司生产的ADF4355型频率合成芯片,构造外围电路,实现低本振源和高本振源的设计;同时依照链路部分需求进行了频率合成器电路及控制部分程序设计,主要是应用Alutim Designer进行工程印制板电路的原理和布板设计,同时应用ISE Design进行FPGA控制部分电路的设计。3.对低本振锁相环、高本振锁相环、FPGA控制部分电路进行了测试,并对实测结论进行了总结比照,对牵涉到的问题给予了行之有效的处置方案。4.总结了这个设计及测试过程中发现的关键问题,以研究的角度对问题进行了深究,为后续设计提出了改进方案。最终经研究测试,设计的频率合成器方案符合整个系统的指标要求,能够为链路部分提供稳定且精确的频率本振源信号。(本文来源于《电子科技大学》期刊2019-04-01）
杜勇,胡天涛,赖寒昱,李光灿[10]（2019）在《X频段高频谱纯度频率合成器设计》一文中研究指出针对高灵敏度接收机对频率合成器的高技术指标要求,构建了一种融合了直接模拟、直接数字以及间接数字的频率合成技术方案,根据该方案,成功实现了频率合成器的工程研制。通过测试,频率合成器相位噪声达-112 d Bc/Hz@5 k Hz,杂散抑制优于-75 dBc,频率分辨率小于1 k Hz,10 MHz跳频时间约为13μs,满足了高灵敏度接收机对频率合成器的高技术指标要求,为高纯度频率合成器的实现提供了一条新途径。(本文来源于《电讯技术》期刊2019年03期）
频率合成器论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
文章针对通信接收机小型化的要求提出了一种接收机频率源的设计思路,采用TSMC 0.18μm 1P6M混合信号工艺设计锁相环(phase locked loop,PLL)电路结构,设计了一种具有快速锁定时间、较宽频率调谐范围、低相位噪声的电荷泵锁相环(charge pump phase locked loop,CPPLL)。使用Cadence Spectre对电路进行仿真,电路整体具有在输入参考频率23～600 MHz之间产生1.92～2.62 GHz的时钟信号功能。在中心频率2.3 GHz、偏移载波频率10 MHz的情况下,敏感单元环形压控振荡器的相位噪声为-112.9 dBc/Hz。进行版图设计后,对电路进行验证,设计出小型化频率合成器芯片。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
频率合成器论文参考文献
[1].郑澍鹏.宽频段低功耗快速频率合成器的设计[J].电子世界.2019
[2].肖乃稼,何晓雄.通信系统中小型化频率合成器设计[J].合肥工业大学学报(自然科学版).2019
[3].宋雪莹,崔永俊,张祥,刘坤.基于DDS+PLL的低相噪频率合成器设计[J].电子器件.2019
[4].谌志强,陈起,雷敏杰,吴延群,黄起昌.频控阵雷达频率合成器技术研究与设计[J].科技视界.2019
[5].卿剑.基于DDS的低相噪频率合成器的设计与实现[J].无线互联科技.2019
[6].马子轩.多功能直接数字频率合成器设计[J].科技创新导报.2019
[7].陈学智,姚远,蒋燕义,马龙生.光学频率合成器的自动化控制研究[J].光学学报.2019
[8].李永杰.高速直接数字频率合成器数字单元的设计与实现[D].电子科技大学.2019
[9].齐宇.C波段通信系统频率合成器的设计与实现[D].电子科技大学.2019
[10].杜勇,胡天涛,赖寒昱,李光灿.X频段高频谱纯度频率合成器设计[J].电讯技术.2019