一种带隙基准电路论文和设计-王昕宇

全文摘要

本实用新型公开了一种带隙基准电路，包括：正反馈回路、负反馈回路和发射极跟随电路；所述正反馈回路包括晶体管M1、运算放大器OP1、晶体管M3和运算放大器OP2；所述负反馈回路包括晶体管M2、运算放大器OP1、晶体管M3和运算放大器OP2；本实用新型采用双运放结构，利用了正反馈和负反馈的集合，同时利用发射极跟随电路确保整个电路处于负反馈中，提高了电路的电源抑制比和稳定性；另外，本实用新型结构简单，减低版图的占用面积，降低了工艺成本，提高了集成度。

主设计要求

1.一种带隙基准电路，其特征在于，包括：正反馈回路、负反馈回路和发射极跟随电路；所述正反馈回路包括晶体管M1、运算放大器OP1、晶体管M3和运算放大器OP2；所述负反馈回路包括晶体管M2、运算放大器OP1、晶体管M3和运算放大器OP2；所述晶体管M1、所述晶体管M2和所述晶体管M3的源极均与电源电压VDD相连，所述晶体管M1的漏极与所述运算放大器OP1的反相输入端相连，所述晶体管M2的漏极与所述运算放大器OP1的正相输入端相连，所述运算放大器OP1的输出端与所述晶体管M3的栅极相连，所述晶体管M3的漏极与所述运算放大器OP2的反相输入端相连，所述运算放大器OP2的正相输入端与所述晶体管M1相连，所述运算放大器OP2的输出端连接所述晶体管M1的栅极和所述晶体管M2的栅极；所述晶体管M1的栅极连接所述晶体管M2的栅极；所述发射极跟随电路包括三极管Q2和电阻R2，所述三极管Q2的发射极与所述电阻R2的一端相连，所述三极管Q2的集电极与所述运算放大器OP1的正相输入端连接，所述三极管的基极与所述运算放大器OP2的反相输入端连接，所述电阻R2的另一端接地。

设计方案

1.一种带隙基准电路，其特征在于，包括：正反馈回路、负反馈回路和发射极跟随电路；

所述正反馈回路包括晶体管M1、运算放大器OP1、晶体管M3和运算放大器OP2；所述负反馈回路包括晶体管M2、运算放大器OP1、晶体管M3和运算放大器OP2；

所述晶体管M1、所述晶体管M2和所述晶体管M3的源极均与电源电压VDD相连，所述晶体管M1的漏极与所述运算放大器OP1的反相输入端相连，所述晶体管M2的漏极与所述运算放大器OP1的正相输入端相连，所述运算放大器OP1的输出端与所述晶体管M3的栅极相连，所述晶体管M3的漏极与所述运算放大器OP2的反相输入端相连，所述运算放大器OP2的正相输入端与所述晶体管M1相连，所述运算放大器OP2的输出端连接所述晶体管M1的栅极和所述晶体管M2的栅极；

所述晶体管M1的栅极连接所述晶体管M2的栅极；

所述发射极跟随电路包括三极管Q2和电阻R2，所述三极管Q2的发射极与所述电阻R2的一端相连，所述三极管Q2的集电极与所述运算放大器OP1的正相输入端连接，所述三极管的基极与所述运算放大器OP2的反相输入端连接，所述电阻R2的另一端接地。

2.根据权利要求1所述的一种带隙基准电路，其特征在于，还包括补偿电路，所述补偿电路第一补偿电路和第二补偿电路；

所述第一补偿电路包括电容C1和电容C2，所述第二补偿电路包括电容C3和电阻R3；

所述电容C1的一端与所述晶体管M1的漏极相连，另一端与所述运算放大器OP2的输出端和所述电容C2的一端相连，所述电容C2的另一端与所述晶体管M2和所述运算放大器OP1 的正向输入端相连；

所述电容C3的一端与所述运算放大器OP1的输出端和所述晶体管M3的栅极相连，另一端与所述电阻R3相连，所述电阻R3的另一端连接所述三极管Q2的基极。

3.根据权利要求2所述的一种带隙基准电路，其特征在于，还包括三极管Q1，所述三极管Q1的基极与所述三极管Q2的基极相连，所述三极管Q1的集电极与所述晶体管M1的漏极相连，所述三极管Q1的发射极接地。

4.根据权利要求3所述的一种带隙基准电路，其特征在于，三极管Q1和电阻Q2均通过电阻R1接地。

5.根据权利要求1所述的一种带隙基准电路，其特征在于，在所述晶体管M3的漏极接入参考电压V _{ref<\/sub>。}

6.根据权利要求1-5中任意一项所述的一种带隙基准电路，其特征在于，所述晶体管 M1、所述晶体管M2和所述晶体管M3均为P型MOS晶体管。

7.根据权利要求1-5中任意一项所述的一种带隙基准电路，其特征在于，所述三极管Q1 和所述三极管Q2为NPN三极管；所述三极管Q1和所述三极管Q2的发射极面积比为1：N，N为整数。

8.根据权利要求7所述的一种带隙基准电路，其特征在于，N为8。

设计说明书

技术领域

本实用新型涉及集成电路技术领域，更具体的说是涉及一种带隙基准电路。

背景技术

在模拟集成电路中基准电压源是一个非常重要的模块，一个有效的基准电压源在一定范围内基本上与电源电压变化、工艺参数变化、温度变化等无关。随着温度补偿技术、激光修正等技术的发展，使带隙基准电压源的性能不断得到提高；在CMOS技术迅速发展的今天，带隙基准电压源技术也获得了飞速发展。因而带隙基准电压源被广泛地应用在DC-DC 转换、RF电路中，基准源在模数转换器(ADC)和数模转换器(DAC)等混合信号电路中的作用更大，是该转换器精度高低的重要决定因素，其精度必须优于ADC本身的精度，否则会严重影响ADC 的性能。因此，高精度、高稳定性电压基准电路在现代混合信号集成电路设计中具有不可或缺的地位。

带隙基准源是将电源电压转换成与温度和电源电压近似无关的基准电压，其作用主要在于向电路中的其他模块提供稳定的偏置和参考电压。基准电压的稳定性直接关系到电流的工作状态。传统的带隙基准源电路是利用工作在不同电流密度下的两个三极管，它们的基极-发射极电压差与绝对温度成正比，而三极管基极-发射极电源与绝对温度成反比，利用将具有正温度系数的电压和负温度系数的电压以合适的权重相加，就得到了与温度无关的输出电压。

其中衡量带隙基准源电路的主要参数之一便是电源抑制比(PSRR)，它反映了当电源有噪声而发生波动时，基准输出量受电源波动的影响。现有技术中，传统的带隙基准源结构的低频PSRR最大可达70dB左右，而中频和高频PSRR往往会低到20dB左右，甚至可能更低；这给应用带来了很大的不便。

因此，如何设计一种高电源抑制比带隙基准源电路是本领域技术人员亟需解决的问题。

实用新型内容

有鉴于此，本实用新型提供了一种具有高电源抑制比的带隙基准电路，该带隙基准电路采用双运放结构，同时利用正反馈和负反馈实现电源抑制比的提高。

为了实现上述目的，本实用新型采用如下技术方案：

一种带隙基准电路，包括：正反馈回路、负反馈回路和发射极跟随电路；

所述正反馈回路包括晶体管M1、运算放大器OP1、晶体管M3和运算放大器OP2；所述负反馈回路包括晶体管M2、运算放大器OP1、晶体管M3和运算放大器OP2；

所述晶体管M1、所述晶体管M2和所述晶体管M3的源极均与电源电压 VDD相连，所述晶体管M1的漏极与所述运算放大器OP1的反相输入端相连，所述晶体管M2的漏极与所述运算放大器OP1的正相输入端相连，所述运算放大器OP1的输出端与所述晶体管M3的栅极相连，所述晶体管M3的漏极与所述运算放大器OP2的反相输入端相连，所述运算放大器OP2的正相输入端与所述晶体管M1相连，所述运算放大器OP2的输出端连接所述晶体管M1的栅极和所述晶体管M2的栅极；

所述晶体管M1的栅极连接所述晶体管M2的栅极；

所述发射极跟随电路包括三极管Q2和电阻R2，所述三极管Q2的发射极与所述电阻 R2的一端相连，所述三极管Q2的集电极与所述运算放大器OP1的正相输入端连接，所述三极管的基极与所述运算放大器OP2的反相输入端连接，所述电阻R2的另一端接地。

优选的，还包括补偿电路，所述补偿电路第一补偿电路和第二补偿电路；

所述第一补偿电路包括电容C1和电容C2，所述第二补偿电路包括电容C3 和电阻 R3；

所述电容C3的一端与所述运算放大器OP1的输出端和所述晶体管M3的栅极相连，另一端与所述电阻R3相连，所述电阻R3的另一端连接所述三极管Q2 的基极。

优选的，还包括三极管Q1，所述三极管Q1的基极与所述三极管Q2的基极相连，所述三极管Q1的集电极与所述晶体管M1的漏极相连，所述三极管Q1 的发射极接地。

优选的，三极管Q1和电阻Q2均通过电阻R1接地。

优选的，在所述晶体管M3的漏极接入参考电压V_{ref<\/sub>。}

优选的，所述晶体管M1、所述晶体管M2和所述晶体管M3均为P型MOS 晶体管。

优选的，所述三极管Q1和所述三极管Q2为NPN三极管；所述三极管Q1 和所述三极管Q2的发射极面积比为1：N，N为整数。

经由上述的技术方案可知，与现有技术相比，本实用新型公开提供了一种带隙基准电路；

(1)本实用新型采用了正反馈和负反馈的集合，提高了电路的整体稳定性，同时利用发射极跟随电路产生大电阻，保证负反馈大于正反馈，进而确保整个电路处于负反馈中，同时具有了两种反馈的优点，进一步提高了电路的电源抑制比和稳定性；

(2)本实用新型的电路结构简单，能大大降低版图面积，节约了工艺成本，提高集成度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1附图为本实用新型提供的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例公开了一种带隙基准电路，如图1所示，包括：晶体管 M1、M2、 M3；三极管Q1、Q2；运算放大电路OP1、OP2；电阻R1、R2、R3；电容C1、C2、C3。

其中，晶体管M1、M2、M3的源极连接电源电压VDD，晶体管M1的栅极连接晶体管M2的栅极、电容C1、C2的一端以及运算放大器OP2的输出端；晶体管M1的漏极连接电容C1的另一端、运算放大器OP2的正向输入端、运算放大器OP1的反向输入端以及三极管Q1的集电极；三极管Q1的基极连接三极管Q2的基极、运算放大器OP2的反向输入端、电阻R3的一端以及晶体管M3 的漏极；三极管Q1的发射极连接电阻R2的一端以及电阻R1的一端，电阻R1 的另一端接地，电阻R2的另一端连接三极管Q2的发射极；晶体管M2的漏极连接电容C2的另一端、运算放大器OP1的正向输入端端以及三极管Q2的集电极；运算放大器OP1的输出端连接晶体管M3 的栅极以及电容C3的一端，电容 C3的另一端连接电阻R3的另一端；晶体管M3的漏极作为带隙基准电路的输出端输出基准电压。

其中两个运算放大器形成两个反馈回路，一路正反馈，一路负反馈，提高电路的整体稳定性。反馈电路运行过程如下：

A点电压升高，运算放大器OP1的输出端电压降低，则MOS管M3的栅极电压降低，栅极电压降低则导通能力增强，从而C电电压升高，由于C点电压变大是通过运算放大器OP1的作用效果，所以C点电压变化大于A点电压的变化，以C点电压变化为主，运算放大器OP2的输出端D的电压降低，D点电压降低则MOS管M1的导通能力增强，则A点电压升高，形成正反馈。

B点电压升高时，OP1的输出端电压升高，C点电压降低，C点电压降低则通过运算放大器OP2的输出端D点电压升高，则M2的导通能力降低，B点电压也减小，为负反馈。

A点的反馈为正反馈点，B点的反馈为负反馈点，为了使整个电路为负反馈，采用了 Q2与R2组成的发射极跟随结构产生的大电阻设计，从而能够保证负反馈大于正反馈，确保电路的稳定性。

其中，晶体管M1、M2、M3为PMOS晶体管；三极管Q1、Q2为NPN三极管；三极管Q1、Q2的发射极面积比为1：N，N为整数，优选为8。

其中由运算放大器OP1组成反馈回路，检测A、B两点电压，并为三极管Q1、Q2的基极提供电压。C3、R3构成补偿电路，为反馈环路提供补偿，并消除M3和C3产生的零点，从而使系统更加稳定。运算放大器OP2、晶体管M1、 M2检测A、C两点电压变化，输出连接晶体管M1、M2 栅极，从而使三极管 Q1、Q2流过的电流相等。电容C1、C2对反馈环路的相位进行补偿。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

设计图

一种带隙基准电路论文和设计

一种带隙基准电路论文和设计-王昕宇

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢