集成电路ESD防护关键技术探讨

论文摘要

随着经济快速发展,人们消费水平不断提升,对集成电路要求逐渐增高。在生产芯片的过程中,应用先进的生产工艺不断改良和完善,对提升芯片质量和性能有重要的意义。在生产的过程中,完善的工艺也带来消极影响,主要是集成电路导致芯片静电放电承载力降低。针对这种情况,加强管理芯片静电放电的防护技术是亟需开展的工作。从集成电路ESD现象成因出发,对集成电路ESD防护关键技术进行深入探究。

论文目录

• 0 引言
• 1 ESD现象成因
• 2 ESD防护器件
•   2.1 电阻设备
•   2.2 二极管
•   2.3 NPN晶体管
• 3 ESD防护分析
•   3.1 SCR防护技术
•   3.2 版图设计
•   3.3 全芯片设计
• 4 ESD失效机理和失效模式
•   4.1 实效模式
•   4.2 失效机理
• 5 结束语

文章来源

类型: 期刊论文

作者: 罗昱文,张静雅

关键词: 集成电路,关键技术,防护

来源: 设备管理与维修 2019年22期

年度: 2019

分类: 工程科技Ⅱ辑,信息科技

专业: 无线电电子学

单位: 重庆文理学院,皖西学院

分类号: TN405

DOI: 10.16621/j.cnki.issn1001-0599.2019.11D.78

页码: 140-141

总页数: 2

文件大小: 78K

下载量: 157