半导体器件论文和设计-张书山

全文摘要

本实用新型公开了一半导体器件，其包括依次层叠的一衬底、一N型半导体层、一发光层、一P型半导体层、一透明导电层以及一钝化保护层，所述半导体器件还包括层叠于所述钝化保护层的一N型电极和一P型电极，所述N型电极在穿过所述钝化保护层后被连接于所述N型半导体层，所述P型电极在穿过所述钝化保护层后被电连接于所述P型半导体层和所述透明导电层。自所述N型电极注入的电流经所述N型半导体层的扩展后流入所述发光层，自所述P型电极注入的电流经所述P型半导体层和所述电流扩展层的扩展后流入所述发光层，电流在所述发光层进行复合后使所述半导体器件产生光线。

主设计要求

1.一半导体器件，其特征在于，包括依次层叠的一衬底、一N型半导体层、一发光层、一P型半导体层、一透明导电层以及一钝化保护层，其中所述半导体器件进一步包括：一N型电极，其包括一N型电极焊盘、至少一N型电极扩展条以及至少一列N型电极连接针，其中所述N型电极焊盘于所述半导体器件的第二端部在穿过所述钝化保护层后延伸至和被电连接于所述N型半导体层，其中所述N型电极扩展条以层叠于所述钝化保护层的方式自所述N型电极焊盘向所述半导体器件的第一端部方向延伸，其中每列所述N型电极连接针分别在穿过所述钝化保护层后自所述N型电极扩展条延伸至和被电连接于所述N型半导体层；和一P型电极，其包括一P型电极焊盘、至少一P型电极扩展条以及至少一P型电极连接针，其中所述P型电极焊盘于所述半导体器件的第一端部在穿过所述钝化保护层和所述透明导电层后延伸至和被电连接于所述P型半导体层，其中所述P型电极扩展条以层叠于所述钝化保护层的方式自所述P型电极焊盘向所述半导体器件的第二端部方向延伸，其中每列所述P型电极连接针分别在穿过所述钝化保护层后自所述P型电极扩展条延伸至和被电连接于所述透明导电层。

设计方案

1.一半导体器件，其特征在于，包括依次层叠的一衬底、一N型半导体层、一发光层、一P型半导体层、一透明导电层以及一钝化保护层，其中所述半导体器件进一步包括：

一N型电极，其包括一N型电极焊盘、至少一N型电极扩展条以及至少一列N型电极连接针，其中所述N型电极焊盘于所述半导体器件的第二端部在穿过所述钝化保护层后延伸至和被电连接于所述N型半导体层，其中所述N型电极扩展条以层叠于所述钝化保护层的方式自所述N型电极焊盘向所述半导体器件的第一端部方向延伸，其中每列所述N型电极连接针分别在穿过所述钝化保护层后自所述N型电极扩展条延伸至和被电连接于所述N型半导体层；和

一P型电极，其包括一P型电极焊盘、至少一P型电极扩展条以及至少一P型电极连接针，其中所述P型电极焊盘于所述半导体器件的第一端部在穿过所述钝化保护层和所述透明导电层后延伸至和被电连接于所述P型半导体层，其中所述P型电极扩展条以层叠于所述钝化保护层的方式自所述P型电极焊盘向所述半导体器件的第二端部方向延伸，其中每列所述P型电极连接针分别在穿过所述钝化保护层后自所述P型电极扩展条延伸至和被电连接于所述透明导电层。

2.根据权利要求1所述的半导体器件，其中所述N型电极包括一个所述N型电极扩展条，其层叠于所述钝化保护层的中部，相应地，所述P型电极包括两个所述P型电极扩展条，其分别层叠于所述钝化保护层的边缘。

3.根据权利要求1所述的半导体器件，其中所述N型电极包括两个所述N型电极扩展条，其分别层叠于所述钝化保护层的边缘，相应地，所述P型电极包括一个所述P型电极扩展条，其层叠于所述钝化保护层的中部。

4.根据权利要求1所述的半导体器件，其中所述N型电极包括两个所述N型电极扩展条，其分别层叠于所述钝化保护层的中部，相应地，所述P型电极包括三个所述P型电极扩展条，其中三个所述P型电极扩展条中的一个所述P型电极扩展条层叠于所述钝化保护层的中部，另外两个所述P型电极扩展条分别层叠于所述钝化保护层的边缘，并且在任意两个所述P型电极扩展条之间被保持有一个所述N型电极扩展条。

5.根据权利要求1所述的半导体器件，其中所述N型电极包括三个所述N 型电极扩展条，其中三个所述N型电极扩展条中的一个所述N型电极扩展条层叠于所述钝化保护层的中部，另外两个所述N型电极扩展条分别层叠于所述钝化保护层的边缘，相应地，所述P型电极包括两个所述P型电极扩展条，其分别层叠于所述钝化保护层的中部，并且在任意两个所述N型电极扩展条之间被保持有一个所述P型电极扩展条。

6.根据权利要求1至5中任一所述的半导体器件，其中所述P型电极包括至少一P型电极扩展部以及至少一P型电极扩展连接针，其中每个所述P型电极扩展部以层叠于所述钝化保护层的方式延伸自所述P型电极焊盘，每个所述P型电极连接针分别在穿过所述钝化保护层后自每个所述P型电极扩展部延伸至和被电连接于所述透明导电层。

7.根据权利要求1至5中任一所述的半导体器件，其中所述N型电极的所述N型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组；相应地，所述P型电极的所述P型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组。

8.根据权利要求6所述的半导体器件，其中所述N型电极的所述N型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组；相应地，所述P型电极的所述P型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组。

9.根据权利要求1至5中任一所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距依次渐变，相应地，所述P型电极的相邻所述P型电极连接针之间的间距依次渐变。

10.根据权利要求6所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距依次渐变，相应地，所述P型电极的相邻所述P型电极连接针之间的间距依次渐变。

11.根据权利要求7所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距依次渐变，相应地，所述P型电极的相邻所述P型电极连接针之间的间距依次渐变。

12.根据权利要求8所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距依次渐变，相应地，所述P型电极的相邻所述P型电极连接针之间的间距依次渐变。

13.根据权利要求9所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变小。

14.根据权利要求10所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变小。

15.根据权利要求11所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变小。

16.根据权利要求12所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变小。

17.根据权利要求9所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变大。

18.根据权利要求10所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变大。

19.根据权利要求11所述的半导体器件，其中所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变大。

20.根据权利要求12所述的半导体器件，其中所述N型电极的相邻所述N 型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变大。

21.根据权利要求1至5中任一所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积依次渐变，相应地，所述P型电极的每个所述P型电极连接针的截面面积依次渐变。

22.根据权利要求6所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积依次渐变，相应地，所述P型电极的每个所述P型电极连接针的截面面积依次渐变。

23.根据权利要求7所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积依次渐变，相应地，所述P型电极的每个所述P型电极连接针的截面面积依次渐变。

24.根据权利要求8所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积依次渐变，相应地，所述P型电极的每个所述P型电极连接针的截面面积依次渐变。

25.根据权利要求21所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变小。

26.根据权利要求22所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变小。

27.根据权利要求23所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变小。

28.根据权利要求24所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变小。

29.根据权利要求21所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变大。

30.根据权利要求22所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变大。

31.根据权利要求23所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变大。

32.根据权利要求24所述的半导体器件，其中所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变大。

设计说明书

技术领域

本实用新型涉及一半导体芯片，特别涉及一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中所述半导体器件的发光效率能够被大幅度地提高。

背景技术

发光二极管(Light Emitting Diode，LED)的半导体器件的发光原理是利用N型半导体层和P型半导体层间移动的能量差以光的形式释放能量而发光的，与现有的白炽灯、荧光灯等现有的照明光源相比，半导体器件具有效率高、能耗低、寿命长、无污染、体积小、色彩丰富等诸多优点，其被广泛地应用在照明、显示和背光等领域。

半导体器件包括依次层叠的衬底、N型半导体层、发光层以及P型半导体层，一个N型电极被电连接于N型半导体层，一个P型电极被电连接于P型半导体层，电流能够经N型电极被注入N型半导体层和在被N型半导体层扩展后进一步注入发光层，相应地，电流能够经P型电极被注入P型半导体层和在被P型半导体层扩展后进一步注入发光层，自N型半导体层和P型半导体层注入发光层的电流能够在发光层复合而产生光线。由此可见，半导体器件的发光效率受限于N型半导体层和P型半导体层的电流扩展效果。然而，由于P型半导体层(例如P型氮化镓层)的电导率比较差，为了改善P型半导体层的电流扩展效果，通常在P型半导体层之上采用透明导电层来进行电流苦战，例如ITO、ZnO膜层等，其中透明导电层既要起到透明和电流扩展的效果，又要与P型半导体层形成欧姆接触。但是，仅采用透明导电层扩展被注入P型半导体层的电流的方式仍然存在着较多的缺陷，例如电流无法被有效地扩展到P型半导体层的边缘而导致在越接近半导体器件的边缘的位置，越容易出现电流扩展死角的问题，进而导致半导体器件的发光不均匀，出现在半导体器件的边缘亮度偏暗和在半导体器件的中部亮度偏亮的不良现象。

实用新型内容

本实用新型的一个目的在于提供一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中所述半导体器件能够均匀地发光，以提高所述半导体器件的发光效率。

本实用新型的一个目的在于提供一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中所述半导体器件能够均匀地发光，以避免出现在所述半导体器件的边缘偏暗和在所述半导体器件的中部偏亮的不良现象。

本实用新型的一个目的在于提供一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中电流能够均匀地分布于所述半导体器件的P型半导体层，以有利于使所述半导体器件均匀地发光。

本实用新型的一个目的在于提供一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中电流能够自所述P型半导体层的中部被扩展到边缘或者电流能够自所述P型半导体层的边缘被扩展到中部，以有利于电流均匀地分布于所述P型半导体层。

本实用新型的一个目的在于提供一半导体器件及其制造方法和提高半导体芯片的发光效率的方法，其中所述半导体器件的钝化保护层不仅能够起到保护所述半导体器件的作用，而且还能够起到阻挡电流的作用，相对于现有的半导体器件来说，本实用新型的所述半导体器件不需要电流阻挡层，从而不仅能够减少所述半导体器件的制造工序，而且还能够有效地降低所述半导体器件的制造成本。

依本实用新型的一个方面，本实用新型提供一半导体器件，其包括依次层叠的一衬底、一N型半导体层、一发光层、一P型半导体层、一透明导电层以及一钝化保护层，其中所述半导体器件进一步包括：

根据本实用新型的一个实施例，所述N型电极包括一个所述N型电极扩展条，其层叠于所述钝化保护层的中部，相应地，所述P型电极包括两个所述P型电极扩展条，其分别层叠于所述钝化保护层的边缘。

根据本实用新型的一个实施例，所述N型电极包括两个所述N型电极扩展条，其分别层叠于所述钝化保护层的边缘，相应地，所述P型电极包括一个所述P型电极扩展条，其层叠于所述钝化保护层的中部。

根据本实用新型的一个实施例，所述N型电极包括两个所述N型电极扩展条，其分别层叠于所述钝化保护层的中部，相应地，所述P型电极包括三个所述P型电极扩展条，其中三个所述P型电极扩展条中的一个所述P型电极扩展条层叠于所述钝化保护层的中部，另外两个所述P型电极扩展条分别层叠于所述钝化保护层的边缘，并且在任意两个所述P型电极扩展条之间被保持有一个所述N型电极扩展条。

根据本实用新型的一个实施例，所述N型电极包括三个所述N型电极扩展条，其中三个所述N型电极扩展条中的一个所述N型电极扩展条层叠于所述钝化保护层的中部，另外两个所述N型电极扩展条分别层叠于所述钝化保护层的边缘，相应地，所述P型电极包括两个所述P型电极扩展条，其分别层叠于所述钝化保护层的中部，并且在任意两个所述N型电极扩展条之间被保持有一个所述P型电极扩展条。

根据本实用新型的一个实施例，所述P型电极包括至少一P型电极扩展部以及至少一P型电极扩展连接针，其中每个所述P型电极扩展部以层叠于所述钝化保护层的方式延伸自所述P型电极焊盘，每个所述P型电极连接针分别在穿过所述钝化保护层后自每个所述P型电极扩展部延伸至和被电连接于所述透明导电层。

根据本实用新型的一个实施例，所述N型电极的所述N型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组；相应地，所述P型电极的所述P型电极连接针的截面形状选自：跑道形、圆形、椭圆形、三角形、方形、五边形、六边形组成的形状组。

根据本实用新型的一个实施例，所述N型电极的相邻所述N型电极连接针之间的间距依次渐变，相应地，所述P型电极的相邻所述P型电极连接针之间的间距依次渐变。

根据本实用新型的一个实施例，所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变小。

根据本实用新型的一个实施例，所述N型电极的相邻所述N型电极连接针之间的间距自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的相邻所述P型电极连接针之间的间距自所述半导体器件的第一端部向第二端部依次变大。

根据本实用新型的一个实施例，所述N型电极的每个所述N型电极连接针的截面面积依次渐变，相应地，所述P型电极的每个所述P型电极连接针的截面面积依次渐变。

根据本实用新型的一个实施例，所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变小，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变小。

根据本实用新型的一个实施例，所述N型电极的每个所述N型电极连接针的截面面积自所述半导体器件的第二端部向第一端部依次变大，相应地，所述P型电极的每个所述P型电极连接针的截面面积自所述半导体器件的第一端部向第二端部依次变大。

依本实用新型的另一个方面，本实用新型进一步提供一提高半导体器件的发光效率的方法，其中所述提高发光效率的方法包括如下步骤：

(i)扩展自一N型电极注入的电流，以允许电流分别自一N型电极焊盘注入一N型半导体层和自至少一列N型电极连接针注入所述N型半导体层；

(ii)扩展自一P型电极注入的电流，以允许电流分别自一P型电极焊盘注入一P型半导体层和自至少一列P型电极连接针注入一透明导电层，其中被注入所述透明导电层的电流在被扩展后进一步注入所述P型半导体层；以及

(iii)复合自所述N型半导体层流入一发光层的电流和自所述P型半导体层流入所述发光层的电流，以使所述半导体器件发光。

根据本实用新型的一个实施例，在所述步骤(i)中，允许电流自所述N型半导体层的中部被注入和向所述N型半导体层的边缘方向扩展，相应地，在所述步骤(ii)中，允许电流自所述透明导电层的边缘被注入和向所述透明导电层的中部方向扩展。

根据本实用新型的一个实施例，在所述步骤(i)中，允许电流自所述N型半导体层的边缘被注入和向所述N型半导体层的中部方向扩展，相应地，在所述步骤(ii)中，允许电流自所述透明导电层的中部被注入和向所述透明导电层的边缘方向扩展。

依本实用新型的另一个方面，本实用新型进一步提供一半导体器件的制造方法，其中所述制造方法包括如下步骤：

(a)层叠一透明导电层于一外延单元的一P型半导体层；

(b)层叠一钝化保护层于所述透明导电层；以及

(c)分别层叠一N型电极和一P型电极于所述钝化保护层，其中所述N型电极在穿过所述钝化保护层后被电连接于所述外延单元的一N型半导体层，所述P型电极在穿过所述钝化保护层后分别被电连接于所述P型半导体层和所述透明导电层。

附图说明

图1A是依本实用新型的一较佳实施例的一半导体器件的俯视示意图。

图1B是依本实用新型的上述较佳实施例的所述半导体器件的剖视示意图。

图2A是依本实用新型的上述较佳实施例的所述半导体器件的制造工序示意图，其示意了所述半导体器件的制造工序的俯视状态。

图2B是依本实用新型的上述较佳实施例的所述半导体器件的制造工序示意图，其示意了所述半导体器件的制造工序的剖视状态。

图3是依本实用新型的上述较佳实施例的所述半导体器件的第一个变形实施方式的俯视示意图。

图4是依本实用新型的上述较佳实施例的所述半导体器件的第二个变形实施方式的俯视示意图。

图5是依本实用新型的上述较佳实施例的所述半导体器件的第三个变形实施方式的俯视示意图。

图6是依本实用新型的上述较佳实施例的所述半导体器件的第四个变形实施方式的俯视示意图。

图7是依本实用新型的上述较佳实施例的所述半导体器件的第五个变形实施方式的俯视示意图。

图8是依本实用新型的上述较佳实施例的所述半导体器件的第六个变形实施方式的俯视示意图。

图9是依本实用新型的上述较佳实施例的所述半导体器件的第七个变形实施方式的俯视示意图。

具体实施方式

以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本实用新型的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本实用新型的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考本实用新型的说明书附图之附图1A至图2B，依本实用新型的一较佳实施例的一半导体器件在接下来的描述中将被揭露和被阐述，其中所述半导体器件包括一外延单元10、一透明导电层20、一钝化保护层30、一N型电极40以及一P型电极50，其中所述外延单元10包括依次层叠的一衬底11、一N型半导体层12、一发光层13以及一P型半导体层14，所述透明导电层20层叠于所述P型半导体层14，所述钝化保护层30层叠于所述透明导电层20，所述N型电极40和所述P型电极50分别层叠于所述钝化保护层30，并且所述N型电极40被电连接于所述N型半导体层12，和所述P型电极50被电连接于所述P型半导体层14。

自所述N型电极40被注入的电流经所述N型半导体层12的扩展后进一步流入所述发光层13，自所述P型电极50被注入的电流经所述透明导电层20和所述P型半导体层14的扩展后流入所述发光层13，当自所述N型电极40注入的电流和自所述P型电极50注入的电流在所述发光层13复合后能够产生光线，从而使所述半导体器件发光。在本实用新型的所述半导体器件中，自所述P型电极50注入的电流能够被均匀地扩展至所述P型半导体层14的中部和边缘，从而进一步均匀地流入到所述发光层13，以使所述半导体器件能够均匀地发光，进而避免出现在所述半导体器件的中部光线偏亮和边缘光线偏暗的不良现象。

具体地说，参考附图1A至图2B，所述外延单元10的所述N型半导体层12层叠于所述衬底11，所述发光层13层叠于所述N型半导体层12，所述P型半导体层14层叠于所述发光层13，从而使得所述外延单元10的所述衬底11、所述N型半导体层12、所述发光层13和所述P型半导体层14依次层叠。

例如，在本实用新型的所述半导体器件的一个具体示例中，自所述衬底11生长所述N型半导体层12，以使所述N型半导体层12层叠于所述衬底11；自所述N型半导体层12生长所述发光层13，以使所述发光层13层叠于所述N型半导体层12；自所述发光层13层叠于所述P型半导体层14，以使所述P型半导体层14层叠于所述发光层13，从而使得外延单元10的所述衬底11、所述N型半导体层12、所述发光层13和所述P型半导体层14依次层叠。

在本实用新型的所述半导体器件的一个更具体示例中，可以利用金属有机化合物化学气相沉淀设备(Metal-organic Chemical Vapor Deposition，MOCVD)生长所述N型半导体层12于所述衬底11、生长所述发光层13于所述N型半导体层12以及生长所述P型半导体层14于所述发光层13，从而使得所述外延单元10的所述衬底11、所述N型半导体层12、所述发光层13和所述P型半导体层14依次层叠。

可选地，在所述外延单元10的所述衬底11和所述N型半导体层12之间还可以被保持一缓冲层，即，首先在所述衬底11生长所述缓冲层，其次在所述缓冲层生长所述N型半导体层12，从而使得所述缓冲层被保持在所述衬底11和所述N型半导体层12之间。通过保持所述缓冲层于所述衬底11和所述N型半导体层12之间的方式，能够使所述N型半导体层12的晶格与所述衬底11的晶格适配，从而避免所述N型半导体层12出现裂痕，以保证所述半导体器件的可靠性。

值得一提的是，所述外延单元10的所述衬底11的类型在本实用新型的所述半导体器件中不受限制，例如，所述衬底11可以是但不限于硅衬底、蓝宝石衬底等。相应地，所述外延单元10的所述N型半导体层12和所述P型半导体层14的类型在本实用新型的所述半导体器件中也不受限制，例如，所述外延单元10的所述N型半导体层12和所述P型半导体层14均可以是但不限于氮化镓层。

在所述外延单元10的所述衬底11、所述N型半导体层12、所述发光层13和所述P型半导体层14生长完成后，蚀刻所述外延单元10的相应层，以形成所述外延单元10的至少一半导体裸露部15和\/或一边缘裸露部16。在接下来的描述中，以所述外延单元10具有一个所述半导体裸露部15和一个所述边缘裸露部16为例来进一步揭露和阐述本实用新型的所述半导体器件的内容和特征，但是，本领域技术人员应当理解的是，在本实用新型的所述半导体器件的其他示例中，所述外延单元10也可以没有所述边缘裸露部16。

具体地说，参考附图1A至图2B，首先，使用层叠于所述P型半导体层14的光刻胶层制作裸露部图形，以标识待蚀刻区域，其中待蚀刻区域对应于所述P型半导体层14的中部和边缘。优选地，层叠于所述P型半导体层14的光刻胶层的厚度尺寸范围为2μm-4μm(包括2μm和4μm)。其次，使用感应耦合等离子体(Inductively Coupled Plasma，ICP)根据待蚀刻区域依次对所述外延单元10的所述P型半导体层14和所述发光层13进行干法蚀刻或者湿法蚀刻以形成自所述P型半导体层14和所述发光层13延伸至所述N型半导体层12的所述半导体裸露部15，以及对所述外延单元10的所述P型半导体层14、所述发光层13和所述N型半导体层12进行干法蚀刻或者湿法蚀刻以形成自所述P型半导体层14经所述发光层13和所述N型半导体层12延伸至所述衬底11的所述边缘裸露部16。然后，去除层叠于所述P型半导体层14的光刻胶层，以形成所述外延单元10。值得一提的是，去除层叠于所述P型半导体层14的光刻胶层的方式在本实用新型的所述LED发光芯片中不受限制，例如可以通过但不限于去胶液去胶的方式去除层叠于所述P型半导体层14的光刻胶层。

可选地，在所述半导体器件的另一个示例中，在形成所述外延单元10的所述半导体裸露部15时，可以使用感应耦合等离子等方式进一步蚀刻所述N型半导体层12，以形成自所述P型半导体层14经所述发光层13延伸至所述N型半导体层12的所述半导体裸露部15。

在所述外延单元10的所述半导体裸露部15被蚀刻完成后，所述N型半导体层12的一部分表面被暴露在所述半导体裸露部15，和在所述边缘裸露部16被蚀刻完成后，所述衬底11的一部分表面被暴露在所述边缘裸露部16。也就是说，所述外延单元10包括依次层叠的所述衬底11、所述N型半导体层12、所述发光层13和所述P型半导体层14以及具有自所述P型半导体层14经所述发光层13延伸至所述N型半导体层12的所述半导体裸露部15与自所述P型半导体层14经所述发光层13和所述N型半导体层12延伸至所述衬底11的所述边缘裸露部16。

优选地，所述外延单元10的所述半导体裸露部15的深度尺寸范围为0.9μm-2μm(包括0.9μm和2μm)。在使用感应耦合等离子体对所述P型半导体层14、所述发光层13和所述N型半导体层12进行干法蚀刻时使用的气体为Cl2(氯气)、BCl3(三氯化硼)和Ar(氩气)。

继续参考附图1A至图2B，所述半导体器件具有一第一端部101和对应于所述第一端部101的一第二端部102。所述外延单元10的所述半导体裸露部15具有一焊盘裸露部151和连通于所述焊盘裸露部151的至少一扩展条裸露部152，其中所述焊盘裸露部151形成于所述半导体器件的所述第二端部102，所述扩展条裸露部152自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸。例如，在附图1A至图2B示出的所述半导体器件的这个具体示例中，所述外延单元10的所述半导体裸露部15具有一个所述焊盘裸露部151和一个所述扩展条裸露部152，其中所述焊盘裸露部151形成于所述半导体器件的所述第二端部102，所述扩展条裸露部152在所述外延单元10的中部自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸。

继续参考附图1A至图2B，形成所述透明导电层20于所述外延单元10的所述P型半导体层14。具体地说，首先，沉积一透明导电基层于所述外延单元10的所述P型半导体层14，以使所述透明导电基层层叠于所述外延单元10的所述P型半导体层14和所述N型半导体层12。值得一提的是，形成所述透明导电基层的材料可以是但不限于氧化铟锡，从而层叠于所述P型半导体层14和所述N型半导体层12的所述透明导电基层可以是但不限于氧化铟锡层。优选地，所述透明导电基层的厚度尺寸范围为100埃-2000埃(包括100埃和2000埃)。例如，在本实用新型的所述半导体器件的一个具体的示例中，可以通过但不限于溅射或者蒸镀的方式沉积所述透明导电基层于所述外延单元10，以使所述透明导电基层层叠于所述外延单元10的所述P型半导体层14和所述N型半导体层12。

其次，在沉积所述透明导电基层于所述外延单元10而使所述透明导电基层层叠于所述外延单元10的所述P型半导体层14和所述N型半导体层12之后，对所述透明导电基层进行合金操作。例如，对所述透明导电基层进行合金操作时使用的机台为快速退火炉(RTA)或者合金炉管，合金温度范围为500℃-600℃(包括500℃和600℃)。在合金的过程中需要通入氧气和氮气，其中通过调整氧气的含量的方式可以调整所述透明导电基层的性质。

然后，使用层叠于所述透明导电基层的光刻胶层在所述透明导电基层标识刻蚀图案，以形成待蚀刻区域；通过湿法蚀刻的方式根据蚀刻图案在待蚀刻区域蚀刻所述透明导电基层，以使所述透明导电基层形成层叠于所述外延单元10的所述P型半导体层14的所述透明导电层20，和形成所述透明导电层20的一第一通道21和一第二通道22，其中所述透明导电层20的所述第一通道21对应于和连通于所述外延单元10的所述半导体裸露部15，以暴露所述N型半导体层12的一部分表面于所述第一通道21，其中所述透明导电层20的所述第二通道22在所述半导体器件的所述第一端部101对应于所述P型半导体层14，以暴露所述P型半导体层14的一部分表面于所述透明导电层20的所述第二通道22。最后，去除光刻胶层。优选地，在通过湿法蚀刻的方式根据蚀刻图案在待蚀刻区域蚀刻所述透明导电基层时使用的溶液可以是但不限于三氯化铁和盐酸的混合溶液。

优选地，所述透明导电层20的所述第一通道21的形状与所述外延单元10的所述半导体裸露部15的形状一致。更优选地，所述透明导电层20的所述第一通道21的尺寸稍大于所述外延单元10的所述半导体裸露部15的尺寸，从而使得所述外延单元10的所述P型半导体层14的一部分表面暴露于所述透明导电层20的所述第一通道21。

值得一提的是，在形成层叠于所述P型半导体层14的所述透明导电层20时，可以使用同一道蚀刻工艺同时形成所述透明导电层20的所述第一通道21和所述第二通道22，或者可以分别形成所述透明导电层20的所述第一通道21和所述第二通道22。

可选地，在所述半导体器件的另一个较佳示例中，所述透明导电层20的所述第一通道21和\/或所述第二通道22可以不是通过蚀刻的方式形成的。例如，在一个具体示例中，形成所述透明导电层20的所述第一通道21的步骤包括：(A)层叠掩膜于所述外延单元10的所述N型半导体层12；(B)沉淀所述透明导电基层于所述外延单元10的所述P型半导体层14；(C)藉由层叠于所述透明导电基层的光刻胶层制作刻蚀图案和根据蚀刻图案蚀刻所述透明导电基层，以形成所述第二通道22；(D)去除层叠于所述N型半导体层12的掩膜，以使所述透明导电基层形成所述透明导电层20，和形成所述第一通道21。值得一提的是，层叠于所述外延单元10的所述N型半导体层12的掩膜可以是但不限于光刻胶。

继续参考附图1A至图2B，层叠所述钝化保护层30于所述透明导电层20，其中所述钝化保护层30经所述透明导电层20的所述第一通道21延伸至所述外延单元10的所述N型半导体层12、经所述透明导电层20的所述第二通道22延伸至所述外延单元10的所述P型半导体层14以及经所述外延单元10的所述边缘裸露部16延伸至所述衬底11。

所述钝化保护层30具有至少一N型焊盘通道31、至少一列N型连接针通道32、一P型焊盘通道33以及至少一列P型连接针通道34。所述钝化保护层30的所述N型焊盘通道31和每个所述N型连接针通道32分别延伸至所述外延单元10的所述N型半导体层12，以暴露所述N型半导体层12的一部分表面于所述N型焊盘通道31和每个所述N型连接针通道32。所述钝化保护层30的所述P型焊盘通道33延伸至所述外延单元10的所述P型半导体层14，以暴露所述P型半导体层14的一部分表面于所述钝化保护层30的所述P型焊盘通道33。所述钝化保护层30的每个所述P型连接针通道34分别延伸至所述透明导电层20，以暴露所述透明导电层20的一部分表面于所述钝化保护层30的每个所述P型连接针通道34。

具体地说，在附图1A至图2B示出的所述半导体器件的这个具体示例中，所述钝化保护层30具有一个所述N型焊盘通道31、一列所述N型连接针通道32、一个所述P型焊盘通道33以及两列所述P型连接针通道34。所述钝化保护层30的所述N型焊盘通道31形成于所述半导体器件的所述第二通道102。所述钝化保护层30的一列所述N型连接针通道32在所述半导体器件的中部以相邻所述N型连接针通道32相互间隔的方式自所述N型焊盘通道31向所述半导体器件的所述第一端部101方向延伸，并且所述钝化保护层30的一列所述N型连接针通道32对应于所述外延单元10的所述扩展条裸露部152。所述钝化保护层30的所述P型焊盘通道33形成于所述半导体器件的所述第一端部101。所述钝化保护层30的每列所述P型连接针通道34分别在所述半导体器件的边缘以相邻所述P型连接针通道34相互间隔的方式自所述P型焊盘通道33向所述半导体器件的所述第二端部102方向延伸。优选地，所述钝化保护层30的一列所述N型连接针通道32被保持在两列所述P型连接针通道34之间。更优选地，两列所述P型连接针通道34相对于所述N型连接针通道32相互对称。

进一步地，所述钝化保护层30具有至少一P型扩展通道35，其中每个所述P型扩展通道35分别与所述P型焊盘通道33相邻，并且每个所述P型扩展通道35分别延伸至所述透明导电层20，以暴露所述透明导电层20的一部分表面于所述钝化保护层30的每个所述P型扩展通道35。优选地，所述P型扩展通道35的数量可以是三个，或者更多个，其中每个所述P型扩展通道35以相互邻近的方式环绕于所述P型焊盘通道33。

所述钝化保护层30的所述N型焊盘通道31和所述P型焊盘通道33的截面形状均可以是但不限于跑道形，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状均可以是但不限于跑道形，参考附图1A至图2B。可选地，在附图3示出的所述半导体器件的一个变形示例中，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状均可以是但不限于圆形。可选地，在附图4示出的所述半导体器件的一个变形示例中，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状均可以是但不限于方形。可选地，在附图5示出的所述半导体器件的一个变形示例中，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状均可以是但不限于六边形。可选地，在附图6示出的所述半导体器件的一个变形示例中，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状均可以是但不限于三角形。另外，所述钝化保护层30的所述N型连接针通道32、所述P型连接针通道34以及所述P型扩展通道35的截面形状还可以是椭圆形、五边形、六边形或者其他不规则图形等。

具体地说，首先，在所述透明导电层20沉积一绝缘基层，并允许所述绝缘基层经所述透明导电层20的所述第一通道21延伸至所述外延单元10的所述N型半导体层12、经所述透明导电层20的所述第二通道22延伸至所述外延单元10的所述P型半导体层14以及经所述外延单元10的所述边缘裸露部16延伸至所述外延单元10的所述衬底11。

其次，使用层叠于所述绝缘基层的光刻胶层在所述绝缘基层的表面标识刻蚀图案，和通过湿法蚀刻的方式根据蚀刻图案蚀刻所述绝缘基层，以使所述绝缘基层形成所述钝化保护层30和形成所述钝化保护层30的所述N型焊盘通道31、每个所述N型连接针通道32、所述P型焊盘通道33、每个所述P型连接针通道34和每个所述P型扩展通道35。最后，去除光刻胶层。优选地，根据蚀刻图案蚀刻所述绝缘基层时使用的溶液可以是但不限于氟化铵与氢氟酸的混合溶液。

继续参考附图1A至图2B，所述N型电极40和所述P型电极50分别层叠于所述钝化保护层30，其中所述N型电极40在穿过所述钝化保护层30的所述N型焊盘通道31和每个所述N型连接针通道32后被电连接于所述外延单元10的所述N型半导体层12，其中所述P型电极50在穿过所述钝化保护层30的所述P型焊盘通道33后被电连接于所述外延单元10的所述P型半导体层14以及在穿过所述钝化保护层30的每个所述P型连接针通道34和每个所述P型扩展通道35后被电连接于所述透明导电层20。

具体地说，在附图1A至图2B示出的所述半导体器件的这个较佳示例中，所述N型电极40包括一N型电极焊盘41、一N型电极扩展条42以及一列N型电极连接针43。所述N型电极焊盘41在所述半导体器件的所述第二端部102层叠于所述钝化保护层30，并且所述N型电极焊盘41在穿过所述钝化保护层30的所述N型焊盘通道31后延伸至和被电连接于所述外延单元10的所述N型半导体层12。所述N型电极扩展条42以层叠于所述钝化保护层30的中部的方式自所述N型电极焊盘41向所述半导体器件的所述第一端部101方向延伸。一列所述N型电极连接针43中的每个所述N型电极连接针43分别以形成于所述钝化保护层30的一列所述N型连接针通道32中的每个所述N型连接针通道32的方式自所述N型电极扩展条42延伸至和被电连接于所述外延单元10的所述N型半导体层12。值得一提的是，所述N型电极40的每个所述N型电极连接针43的截面形状和所述钝化保护层30的每个所述N型连接针通道32的截面形状一致。

优选地，所述N型电极40的所述N型电极焊盘41、所述N型电极扩展条42以及每个所述N型电极连接针43同时且一体地形成，从而使得所述N型电极扩展条42被电连接于所述N型电极焊盘41，和使得每个所述N型电极连接针43分别被电连接于所述N型电极扩展条42。例如，首先使用负胶在所述钝化保护层30的表面制作N型电极图形，将需要沉积的所述N型电极40的位置裸露出来，其次，使用金属蒸镀机台蒸镀金属层，再次使用金属剥离的方式去除多余的金属层，以形成所述N型电极40。

继续参考附图1A至图2B，所述P型电极50包括一P型电极焊盘51、两P型电极扩展条52、两列P型电极连接针53、至少一P型电极扩展部54以及至少一P型电极扩展连接针55。所述P型电极焊盘51在所述半导体器件的所述第一端部101层叠于所述钝化保护层30，并且所述P型电极焊盘51在穿过所述钝化保护层30的所述P型焊盘通道33后延伸至和被电连接于所述外延单元10的所述P型半导体层14。每个所述P型电极扩展条52分别以层叠于所述钝化保护层30的边缘的方式自所述P型电极焊盘51向所述半导体器件的所述第二端部102方向延伸。每列所述P型电极连接针53中的每个所述P型电极连接针53分别以形成于所述钝化保护层30的每列所述P型连接针通道34中的每个所述P型连接针通道34的方式自所述P型电极扩展条52延伸至和被电连接于所述透明导电层20。每个所述P型电极扩展部54分别以层叠于所述钝化保护层30的方式自所述P型电极焊盘51延伸。每个所述P型电极扩展连接针55分别以形成于所述钝化保护层30的每个所述P型扩展通道35的方式自每个所述P型电极扩展部54延伸至和被电连接于所述透明导电层20。值得一提的是，所述P型电极50的每个所述P型电极连接针53的截面形状和所述钝化保护层30的每个所述P型连接针通道34的形状一致，所述P型电极50的每个所述P型电极扩展连接针55的截面形状和所述钝化保护层30的每个所述P型扩展通道35的截面形状一致。

优选地，所述P型电极50的所述P型电极焊盘51、每个所述P型电极扩展条52、每个所述P型电极连接针53、每个所述P型电极扩展部54以及每个所述P型电极扩展连接针55同时且一体地形成，从而使得所述P型电极扩展条52和每个所述P型电极扩展部54分别被电连接于所述P型电极焊盘51，使得每个所述P型电极连接针53分别被电连接于每个所述P型电极扩展条52以及使得每个所述P型电极扩展连接针55分别被电连接于每个所述P型电极扩展部54。例如，首先使用负胶在所述钝化保护层30的表面制作P型电极图形，将需要沉积的所述P型电极50的位置裸露出来，其次，使用金属蒸镀机台蒸镀金属层，再次使用金属剥离的方式去除多余的金属层，以形成所述P型电极50。

所述半导体器件的所述N型电极40和所述P型电极50能够被接入外部电源，以允许外流自所述N型电极40和所述P型电极50注入所述半导体器件，其中自所述N型电极40注入的电流分别自所述N型电极焊盘41注入所述N型半导体层12和自至少一列所述N型电极连接针43注入所述N型半导体层12，其中自所述P型电极50注入的电流分别自所述P型电极焊盘51注入所述P型半导体层14和自至少一列所述P型电极连接针53注入所述透明导电层20，然后经所述透明导电层20的扩展后进一步注入所述P型半导体层14，通过这样的方式，电流能够均匀地分布至所述P型半导体层14，从而在后续，电流能够在所述P型半导体层14的中部和边缘均匀地流入到所述发光层13，所述发光层13复合自所述N型半导体层12均匀地流入和自所述P型半导体层14均匀地流入的电流，以使所述半导体器件均匀地发光，从而提高所述半导体器件的发光效率，并避免出现在所述半导体器件的中部发光偏亮和边缘发光偏暗的不良现象。也就是说，本实用新型进一步提供一提高所述半导体器件的发光效率的方法，其中所述提高发光效率的方法包括如下步骤：

(i)扩展自所述N型电极40注入的电流，以允许电流分别自所述N型电极焊盘41注入所述N型半导体层12和自至少一列所述N型电极连接针43注入所述N型半导体层12；

(ii)扩展自所述P型电极50注入的电流，以允许电流分别自所述P型电极焊盘51注入所述P型半导体层14和自至少一列所述P型电极连接针53注入所述透明导电层20，其中被注入所述透明导电层20的电流在被扩展后进一步注入所述P型半导体层14；以及

(iii)复合自所述N型半导体层12流入所述发光层13的电流和自所述P型半导体层14流入所述发光层13的电流，以使所述半导体器件发光。

优选地，在所述步骤(i)中，允许电流自所述N型半导体层12的中部被注入和向所述N型半导体层12的边缘方向扩展，相应地，在所述步骤(ii)中，允许电流自所述透明导电层20的边缘被注入和向所述透明导电层20的中部方向扩展，参考附图1A至图2B。

可选地，在所述步骤(i)中，允许电流自所述N型半导体层12的边缘被注入和向所述N型半导体层12的中部方向扩展，相应地，在所述步骤(ii)中，允许电流自所述透明导电层20的中部被注入和向所述透明导电层20的边缘方向扩展，参考附图7。

换言之，附图7示出了所述半导体器件的一个变形示例，与附图1A至图2B示出的所述半导体器件不同的是，在附图7示出的所述半导体器件的这个较佳示例中，所述外延单元10的所述半导体裸露部15具有一个所述焊盘裸露部151和两个所述扩展条裸露部152，其中所述焊盘裸露部151形成于所述半导体器件的所述第二端部102，每个所述扩展条裸露部152分别在所述外延单元10的边缘自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸。

所述钝化保护层30具有一个所述N型焊盘通道31、两列所述N型连接针通道32、一个所述P型焊盘通道33以及一列所述P型连接针通道34。所述钝化保护层30的所述N型焊盘通道31形成于所述半导体器件的所述第二端部102，并且所述N型焊盘通道31对应于所述外延单元10的所述焊盘裸露部151，以暴露所述N型半导体层12的一部分表面于所述N型焊盘通道31。所述钝化保护层30的每列所述N型连接针通道32分别在所述钝化保护层30的边缘自所述半导体器件的所述第二端部102向所述第一端部101方向延伸，并且每列所述N型连接针通道32分别对应于所述外延单元10的每个所述扩展条裸露部152，以暴露所述N型半导体层12的一部分表面于每个所述N型连接针通道32。所述钝化保护层30的所述P型焊盘通道33形成于所述半导体器件的所述第一端部101，并且所述P型半导体层14的一部分表面被暴露于所述P型焊盘通道33。所述钝化保护层30的一列所述P型连接针通道34在所述钝化保护层30的中部自所述半导体器件的所述第一端部101向所述第二端部102方向延伸。也就是说，一列所述P型连接针通道34被保持在两列所述N型连接针通道32之间。

所述N型电极40包括一个所述N型电极焊盘41、两个所述N型电极扩展条42以及两列所述N型电极连接针43。所述N型电极焊盘41在所述半导体器件的所述第二端部102层叠于所述钝化保护层30，并且所述N型电极焊盘41在穿过所述钝化保护层30的所述N型电极焊盘41后延伸至和被电连接于所述外延单元10的所述N型半导体层12。每个所述N型电极扩展条42分别以层叠于所述钝化保护层30的边缘的方式自所述N型电极焊盘41向所述半导体器件的所述第一端部101方向延伸。每列所述N型电极连接针43中的每个所述N型电极连接针43分别以形成于每列所述N型连接针通道32中的每个所述N型连接针通道32的方式自每个所述N型电极扩展条42延伸至和被电连接于所述外延单元10的所述N型半导体层12。

所述P型电极50包括一个所述P型电极焊盘51、一个所述P型电极扩展条52以及一列所述P型电极连接针53。所述P型电极焊盘51在所述半导体器件的所述第一端部101层叠于所述钝化保护层30，并且所述P型电极焊盘51在穿过所述钝化保护层30的所述P型电极焊盘33后延伸至和被电连接于所述外延单元10的所述P型半导体层14。所述P型电极扩展条52以层叠于所述钝化保护层30的中部的方式自所述P型电极焊盘51向所述半导体器件的所述第二端部102方向延伸。一列所述P型电极连接针53中的每个所述P型电极连接针53分别以形成于一列所述P型连接针通道34中的每个所述P型连接针通道34的方式自所述P型电极扩展条52延伸至和被电连接于所述透明导电层20。

附图8示出了所述半导体器件的另一个变形示例，与附图1A至图2B示出的所述半导体器件不同的是，在附图8示出的所述半导体器件的这个较佳示例中，所述外延单元10的所述半导体裸露部15具有一个所述焊盘裸露部151和两个所述扩展条裸露部152，其中所述焊盘裸露部151形成于所述半导体器件的所述第二端部102，每个所述扩展条裸露部152分别在所述外延单元10的中部自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸。

所述钝化保护层30具有一个所述N型焊盘通道31、两列所述N型连接针通道32、一个所述P型焊盘通道33以及三列所述P型连接针通道34。所述钝化保护层30的所述N型焊盘通道31形成于所述半导体器件的所述第二端部102，并且所述N型焊盘通道31对应于所述外延单元10的所述焊盘裸露部151，以暴露所述N型焊盘通道31对应于所述外延单元10的所述N型半导体层12的一部分表面于所述N型焊盘通道31。所述钝化保护层30的每列所述N型连接针通道32分别在所述钝化保护层30的中部自所述半导体器件的所述第二端部102向所述第一端部101方向延伸，并且每列所述N型连接针通道32分别对应于所述外延单元10的每个所述扩展条裸露部152，以暴露所述N型半导体层12的一部分表面于每个所述N型连接针通道32。所述钝化保护层30的所述P型焊盘通道33形成于所述半导体器件的所述第一端部101，并且所述P型半导体层14的一部分表面被暴露于所述P型焊盘通道33。所述钝化保护层30的三列所述P型连接针通道34中的一列所述P型连接针通道34在所述钝化保护层30的中部自所述半导体器件的所述第一端部101向所述第二端部102方向延伸，另外两列所述P型连接针通道34分别在所述钝化保护层30的边缘自所述半导体器件的所述第一端部101向所述第二端部102方向延伸。也就是说，任意两列所述P型连接针通道34之间被保持有一列所述N型连接针通道32。

所述N型电极40包括一个所述N型电极焊盘41、两个所述N型电极扩展条42以及两列所述N型电极连接针43。所述N型电极焊盘41在所述半导体器件的所述第二端部102层叠于所述钝化保护层30，并且所述N型电极焊盘41在穿过所述钝化保护层30的所述N型电极焊盘31后延伸至和被电连接于所述外延单元10的所述N型半导体层12。每个所述N型电极扩展条42分别以层叠于所述钝化保护层30的中部的方式自所述N型电极焊盘41向所述半导体器件的所述第一端部101方向延伸。每列所述N型电极连接针43中的每个所述N型电极连接针43分别以形成于每列所述N型连接针通道32中的每个所述N型连接针通道32的方式自每个所述N型电极扩展条42延伸至和被电连接于所述外延单元10的所述N型半导体层12。

所述P型电极50包括一个所述P型电极焊盘51、三个所述P型电极扩展条52以及三列所述P型电极连接针53。所述P型电极焊盘51在所述半导体器件的所述第一端部101层叠于所述钝化保护层30，并且所述P型电极焊盘451在穿过所述钝化保护层30的所述P型焊盘通道33后延伸至和被电连接于所述外延单元10的所述P型半导体层14。三个所述P型电极扩展条52中的一个所述P型电极扩展条52以层叠于所述钝化保护层30的中部的方式自所述P型电极焊盘51向所述半导体器件的所述第二端部102方向延伸，另外两个所述P型电极扩展条52分别以层叠于所述钝化保护层30的边缘的方式自所述P型电极焊盘51向所述半导体器件的所述第二端部102方向延伸。每列所述P型电极连接针53中的每个所述P型电极连接针53分别以形成于每列所述P型连接针通道34中的每个所述P型连接针通道34的方式自每个所述P型电极扩展条52延伸至和被电连接于所述透明导电层20。

附图9示出了所述半导体器件的另一个变形示例，与附图1A至图2B示出的所述半导体器件不同的是，在附图9示出的所述半导体器件的这个较佳示例中，所述外延单元10的所述半导体裸露部15具有一个所述焊盘裸露部151和三个所述扩展条裸露部152，其中所述焊盘裸露部151形成于所述半导体器件的所述第二端部102，三个所述扩展条裸露部152中的一个所述扩展条裸露部152在所述外延单元10的中部自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸，另外两个所述扩展条裸露部152分别在所述外延单元10的边缘自所述焊盘裸露部151向所述半导体器件的所述第一端部101方向延伸。

所述钝化保护层30具有一个所述N型焊盘通道31、三列所述N型连接针通道32、一个所述P型焊盘通道33以及两列所述P型连接针通道34。所述钝化保护层30的所述N型焊盘通道31形成于所述半导体器件的所述第二端部102，并且所述N型焊盘通道31对应于所述外延单元10的所述焊盘裸露部151，以暴露所述N型焊盘通道31对应于所述外延单元10的所述N型半导体层12的一部分表面于所述N型焊盘通道31。所述钝化保护层30的三列所述N型连接针通道32中的一列所述N型连接针通道32在所述钝化保护层30的中部自所述半导体器件的所述第二端部102向所述第一端部101方向延伸，另外两列所述N型连接针通道32分别在所述钝化保护层30的边缘自所述半导体器件的所述第二端部102向所述第一端部101方向延伸，并且每列所述N型连接针通道32分别对应于所述外延单元10的每个所述扩展条裸露部152，以暴露所述N型半导体层12的一部分表面于每个所述N型连接针通道32。所述钝化保护层30的所述P型焊盘通道33形成于所述半导体器件的所述第一端部101，并且所述P型半导体层14的一部分表面被暴露于所述P型焊盘通道33。所述钝化保护层30的每列所述P型连接针通道34分别在所述钝化保护层30的中部自所述半导体器件的所述第一端部101向所述第二端部102方向延伸。也就是说，任意两列所述N型连接针通道32之间被保持有一列所述P型连接针通道34。

所述N型电极40包括一个所述N型电极焊盘41、三个所述N型电极扩展条42以及三列所述N型电极连接针43。所述N型电极焊盘41在所述半导体器件的所述第一端部101层叠于所述钝化保护层30，并且所述N型电极焊盘41在穿过所述钝化保护层30的所述N型焊盘通道31后延伸至和被电连接于所述外延单元10的所述N型半导体层12。三个所述N型电极扩展条42中的一个所述N型电极扩展条42以层叠于所述钝化保护层30的中部的方式自所述N型电极焊盘41向所述半导体器件的所述第一端部101方向延伸，另外两个所述N型电极扩展条42分别以层叠于所述钝化保护层30的边缘的方式自所述N型电极焊盘41向所述半导体器件的所述第一端部101方向延伸。每列所述N型电极连接针43中的每个所述N型电极连接针43分别以形成于每列所述N型连接针通道32中的每个所述N型连接针通道32的方式自每个所述N型电极扩展条42延伸至和被电连接于所述外延单元10的所述N型半导体层12。

所述P型电极50包括一个所述P型电极焊盘51、两个所述P型电极扩展条52以及两列所述P型电极连接针53。所述P型电极焊盘51在所述半导体器件的所述第一端部101层叠于所述钝化保护层30，并且所述P型电极焊盘51在穿过所述钝化保护层30的所述P型焊盘通道33后延伸至和被电连接于所述外延单元10的所述P型半导体层14。每个所述P型电极扩展条52分别以层叠于所述钝化保护层30的中部的方式自所述P型电极焊盘51向所述半导体器件的所述第二端部102方向延伸。每列所述P型电极连接针53中的每个所述P型电极连接针53分别以形成于每列所述P型连接针通道34中的每个所述P型连接针通道34的方式自每个所述P型电极扩展条52延伸至和被电连接于所述透明导电层20。

依本实用新型的另一个方面，本实用新型进一步提供所述半导体器件的制造方法，其中所述制造方法包括如下步骤：

(a)层叠所述透明导电层20于所述外延单元10的所述P型半导体层14；

(b)层叠所述钝化保护层30于所述透明导电层20；以及

(c)分别层叠所述N型电极40和所述P型电极50于所述钝化保护层30，其中所述N型电极40在穿过所述钝化保护层30后被电连接于所述外延单元10的所述N型半导体层12，所述P型电极50在穿过所述钝化保护层30后分别被电连接于所述P型半导体层14和所述透明导电层20，通过这样的方式制造的所述半导体器件，使得所述钝化保护层30既能够起到保护所述半导体器件的作用，也能够起到阻挡自所述P型电极50注入的电流的作用，从而本实用新型的所述半导体器件不需要电流阻挡层，这样，不仅能够减少所述半导体器件的制造工序，而且还能够有效地降低所述半导体器件的制造成本。

值得注意的是，在本实用新型中所涉及的“层叠”可以是直接层叠，也可以是间接层叠。例如，所述外延单元10的所述N型半导体层12层叠于所述衬底11可以是指所述N型半导体层12直接地层叠于所述衬底11，即，自所述衬底11的表面直接生长所述N型半导体层12，以使所述N型半导体层12层叠于所述衬底11；所述外延单元10的所述N型半导体层12层叠于所述衬底11也可以是指所述N型半导体层12间接地层叠于所述衬底11，即，在所述衬底11和所述N型半导体层12之间还可以设置有其他层，例如但不限于缓冲层，即，首先在所述衬底11的表面生长缓冲层，然后再在缓冲层的表面生长所述N型半导体层12，以使得所述N型半导体层12层叠于所述衬底11。

值得注意的是，在本实用新型的说明书附图中示出所述LED发光芯片的所述衬底11、所述N型半导体层12、所述发光层13、所述P型半导体层14、所述透明导电层20、所述钝化保护层30、所述N型电极40和所述P型电极50的厚度仅为示例，其并不表示所述衬底11、所述N型半导体层12、所述发光层13、所述P型半导体层14、所述透明导电层20、所述钝化保护层30、所述N型电极40和所述P型电极50的真实厚度。并且，所述衬底11、所述N型半导体层12、所述发光层13、所述P型半导体层14、所述透明导电层20、所述钝化保护层30、所述N型电极40和所述P型电极50之间的真实比例关系也不像附图中示出的那样。

本领域的技术人员可以理解的是，以上实施例仅为举例，其中不同实施例的特征可以相互组合，以得到根据本实用新型揭露的内容很容易想到但是在附图中没有明确指出的实施方式。

本领域的技术人员应理解，上述描述及附图中所示的本实用新型的实施例只作为举例而并不限制本实用新型。本实用新型的目的已经完整并有效地实现。本实用新型的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本实用新型的实施方式可以有任何变形或修改。

设计图

半导体器件论文和设计

半导体器件论文和设计-张书山

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢