导读:本文包含了高速数据传输系统论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:数据传输,系统,互联,以太网,粒子,总线,集成电路。
高速数据传输系统论文文献综述
周弟伟[1]（2019）在《基于LVDS的长距离高速串行数据传输系统设计》一文中研究指出LVDS是一种低振幅差分信号技术,也是一种信号传输模式。如果要解决系统内或系统间的数据传输,LVDS接口技术是一种有效的解决方案,它具有高性能数据传输能力。随着社会经济和科学技术的快速发展,每天都会产生大量的数据,从而人们对于数据的传输速度就有了更高的要求,对于数据传输系统稳定性和距离也提出了更高的要求,而一种基于低振幅差分信号技术(LVDS)的长距离高速串行数据传输系统正好能够满足人们的需求。LVDS技术具有较快的传输速度,有较强的抗干扰性以及光纤通信容量大、能够实现远距离传输的特点,利用LVDS技术能够有效解决数据传输系统遇到的问题。(本文来源于《信息通信》期刊2019年06期）
李皛[2]（2019）在《基于千兆以太网的FPGA高速数据采集传输系统的设计与实现》一文中研究指出高速数据采集传输系统在科研领域以及通信等工业应用领域中扮演着越来越重要的角色。采集传输系统采集高速数据并传输给上位机,是数据与外部建立联系的桥梁。其难点在于准确、有针对性地采集与传输数据,FPGA技术的升级为这一问题提供了新的解决方案。论文依照采集传输系统的需求,对典型系统存在的问题进行分析。当前广泛使用的采集传输系统在采集过程中存在着数据频谱分布广泛,信干比低、幅值抖动,过载削顶、有效信息分布离散,无法准确获取及分析的问题;在传输过程中存在着数据包丢失和数据仅可单向传输,无交互的问题。为了解决以上两类问题,本文基于实验室应答器传输系统的科研任务,深入调研所需关键技术,提出了增加模拟低通滤波、程控自动增益控制、FPGA内部对数据的预筛选、选择重传和接收上位机指令包对系统进行配置的解决方案。据此对采集传输系统进行重构,改进后的系统使用Altera高性能FPGA作为中控芯片,以千兆以太网作为传输方式,配合模拟滤波电路、程控自动增益环路、ADC转换电路和DDR2 SDRAM存储电路对系统进行实现,保障了数据从采集到传输的稳定运行。在设计框架明确后,本文完成了电路设计,并对关键部分进行了仿真验证,实现了采集传输系统的硬件基础。软件部分选用QuartusⅡ平台,使用Verilog HDL行为级描述语言,采取自顶至下的设计流程,对幅值估计算法、增益调节、数据筛选与解调、缓存读写控制、传输包收发等FPGA主控逻辑进行实现。最后根据需求,对系统各模块进行仿真并上板实测,验证功能并确定各项性能达标。因系统具有可配置、采集快速准确、存储量大、传输时延低、稳定性高等优点,已成功应用于高铁通信的自动检测。综上所述,论文最终完成了基于千兆以太网的FPGA高速数据采集传输系统的设计与实现,且已正式投入使用,可以稳定工作。(本文来源于《北京邮电大学》期刊2019-05-27）
李金,焦新泉,刘东海,王淑琴[3]（2019）在《基于CPCI总线和LVDS的高速数据传输系统的设计》一文中研究指出为了实时准确地接收处理大容量的高速数据,在深入研究CPCI总线的基础上,提出了一种基于CPCI总线和LVDS的高速数据传输系统的实现方法。以PCI9054为桥接器件,FPGA为微控制器,设计了将PCI Target单周期模式读写指令和DMA突发模式传输数据相结合的传输模式,在保证数据可靠传输的同时,提高了数据的传输速度。经实践测试,该设计工作稳定,传输准确,成功地完成了预期传输任务。(本文来源于《电子技术应用》期刊2019年04期）
王国忠,刘磊,储成群,任勇峰,焦新泉[4]（2019）在《基于USB3.0高速图像数据传输系统设计》一文中研究指出为了解决图像采集系统中实时数据的高速缓存与传输问题,提出了一种基于高数据带宽、大容量的DDR2 SDRAM存储器和支持突发传输的USB3.0数据传输接口的设计方案。在硬件设计中,采用CYUSB3014作为USB3.0的控制芯片实现FPGA与上位机之间高速图像数据传输,以及采用DDR2 SDRAM作为缓存器;在逻辑设计中采用手动DMA模式对数据流进行控制,避免数据的堵塞,提高了可靠性。经验证,该系统工作稳定,能有效解决海量图像数据的缓存与传输问题。(本文来源于《仪表技术与传感器》期刊2019年03期）
陈术涛,沈志,王春联,胡奇[5]（2018）在《多核DSP与FPGA高速数据传输系统设计与实现》一文中研究指出针对嵌入式图像处理系统中大数据量、高传输速度及和高实时运算性能的需求,提出一种以多核DSPTMS320C6678为核心的高速数据传输存储系统,基于DSP高速串行Rapid IO (SRIO)模块进行图像数据高速传输,使用SRIO模块的Direct I/O传输模式,采用4x接口模式配置,每路接口传输速率为3.125 Gb/s,理论传输速率为10 Gb/s,同时使用DDR3控制器模块扩展存储空间,实现光学及雷达图像的共享存储。通过实验结果表明,设计的SRIO高速传输系统传输速度超过8 Gb/s,达到理论值的80%以上,满足大数据高速传输需求,有效实现了多处理器之间的数据传输和共享存储。(本文来源于《电子技术应用》期刊2018年12期）
杨东旭[6]（2018）在《专用集成电路技术在高速数据传输系统与科学级CCD成像系统中的研究》一文中研究指出专用集成电路(Application-Specific Integrated Circuit,ASIC)是针对特殊用户或者特定电子系统的需求而专门设计、制造的集成电路,它一般用在普通商业芯片无法满足需求的地方,比如高辐照环境的高能粒子物理实验、空间紧凑的天文成像系统等。在高能粒子物理实验领域,CERN为ATLAS/CMS探测器开发了抗辐照的高速数据收发芯片——低功耗千兆数据收发器(LpGBTX),用来传输前端电子学产生的海量数据。它采用商业65 nm CMOS工艺设计,数据带宽可达10.24 Gb/s,总剂量效益达到200 Mrad.在此高速数据传输芯片中,时序的裕量变得非常紧张,良好的时序关系是数据传输正确的基本保证,为此开展了时序相位高精度调节的研究工作,包括数据相位调整和时钟相位调整。为了保证前端电子学数据能被LpGBTX正确地采样到,研究设计了 Phase-Aligner用来移动数据的相位,使之与时钟对齐;研究设计了 Phase-Shifter,将输入时钟在360°范围内,以48.8 ps的精度调节后输出给前端电子学,做系统间时钟同步用。Phase-Aligner和Phase-Shifter均是基于DLL的原理,延时稳定,且与工艺、电压和温度无关。Phase-Aligner接收160/320/640/1280 Mb/s的数据,四通道。每个通道的延时单元的延时一致,为Tbit/8,最小为97.7 ps,延时链的长度为7Tbit/4。每个延时单元有上电和输出使能,可以灵活的开关。静态模式下,可将不需要的延时单元关闭来降低功耗。后仿真显示,所有输入情况下,延时符合预期,jitter可以忽略,且可节省16.7%-45.6%的功耗。Phase-Shifter接收的时钟频率有40/80/160/320/640/1280MHz六种,后仿真的结果表明输出时钟的jitter均小于5ps,相位调节的INL不超过0.7LSB,DNL低于0.1LSB.在天文成像领域,国内外正在建设口径越来越大的光学望远镜。目前中国科学技术大学和紫金山天文台正在筹建大视场巡天望远镜(Wide Field Survey Telescope,WFST),它的焦面处采用9块CCD290-99拼接成像,因此采用商业的高压180nmBCD(Bipolar-CMOS-DMOS)工艺,来研究和设计CCD驱动和读出ASIC芯片,为WFST的紧凑低功耗CCD成像系统打下基础。其中CCD驱动ASIC给CCD提供高压时钟信号和偏置电压。采用横向扩散MOS管来设计高压运放,输出所需要的高压偏置电压。输出电压可以被高线性度的8-bit电流舵DAC来调节。时钟信号则由Clock Switch来实现,将输入的3.3-VLVCMOS时钟放大到所需要的高电平。时钟的高电平轨由高压偏置运放产生,简化外围供电电路的规模。时钟电路的高电平轨和驱动电流均有8-bit DAC来灵活调节,满足不同CCD的需求。CCD读出ASIC的功能是将CCD输出的信号进行放大、转成差分后实行模拟相关双采样(Correlated-doubleSampling,CDS)操作,然后将积分后的差分信号输出到ADC进行采样。读出电路的运算放大器均是低噪声设计,例如前置放大器的输入等效噪声在100 KHz时只有4.1 nV/(?)Hz论文完成了 CCD驱动和读出ASIC芯片的第一版设计、流片和测试。原型芯片在4 mm × 4 mm的裸片上集成了单通道的读出电路、6通道时钟电路、3通道的偏压电路,以及一些控制和测试电路。基于已有的CCD47-20完成了测试电路板设计及相关测试。测试结果表明时钟电路的高电平范围在8-16 V之间;并行时钟的上升/下降沿在微秒量级,速度不低于100KHz;串行时钟的沿在几十纳米左右,速度不低于1 MHz,能满足大部分CCD的需求。读出电路的每一部分电路均能正常工作,电路噪声在100KHz读出速度下为9.2个电子,达到了设计指标。并在此基础上完成了基于驱动和读出ASIC的CCD控制器原型设计。本文的创新之处主要有以下几点:(1)基于DLL原理进行高精度相位调整ASIC技术的研究,为国际大型实验装置的电子学高速传输芯片的设计做出了贡献。完成了以对称性的低晃动、延时稳定的延时单元为主构成的Phase-Aligner和Phase-Shifter模块,其关键指标jitter低于5ps,INL和DNL分别低于0.7和0.1LSB,且延时不受工艺、温度、电压的影响,速度较上一版提升了4倍。同时也为国内相关技术进行了有益的探索。(2)基于大焦面拼接式CCD相机电子学低功耗高集成度的需求,对科学级CCD的驱动和读出电路ASIC进行了研究和设计。完成了输出电平范围、驱动能力以及偏置电压均可配置、并行时钟速度不低于100KHz以及串行时钟速度不低于1 MHz的驱动ASIC设计。完成了集成前放、模拟CDS,输出低噪声差分信号的读出ASIC设计,读出速度不低于1 M像素/秒。(3)针对驱动和读出ASIC进行了测试系统的研究和设计,成功验证了 ASIC的功能,完成了基于驱动和读出ASIC的科学级CCD控制器原型。驱动和读出ASIC系统大大减小了 CCD控制器的体积,为高集成度低功耗的拼接式CCD控制器的研发打下了良好的基础,进行了有益的探索。(本文来源于《中国科学技术大学》期刊2018-10-07）
李君豪,毕丽霞,王永利[7]（2018）在《多通道高速数据安全传输系统的设计与实现》一文中研究指出针对一般数据传输系统传输速率低,并且数据传输过程安全性不高等问题,提出了一种多通道高速数据安全传输方案。此方案在以CPU作为控制中枢的基础上,利用FPGA配合高速串行收发器TLK2711实现4路通道的高速数据安全传输。根据方案搭建多通道高速数据安全传输系统硬件平台对设计方案进行验证。测试结果表明,系统在稳定工作的情况下,可完成高达4.8 Gb/s有效数据的安全传输。(本文来源于《电子技术应用》期刊2018年09期）
黎欢[8]（2018）在《基于USB3.0的高速数据传输系统关键技术的研究》一文中研究指出视频源图像基于传输介质显示或者中继处理时需要进行数据传输,随着其分辨率和实时性的不断提高和增强,传输容量和带宽的要求也在不断提升。对现有视频图像高速几种传输方式PCI-E、eSATA和USB等进行比较,采用USB接口传输数据的方法在带宽、便携性等方面具有较强的优势,其不断发展与应用也成为研究的重点。USB从诞生起至今日,存在USB1.0,USB1.1,USB2.0至USB3.0等各个不同的标准,其中USB3.0标准传输速度为目前最高,为5Gbps,且向下兼容。在应用的研究领域中,USB3.0实现技术主要有FPGA+USB3.0物理层芯片和集成USB3.0模块的DSP芯片两种方式,进行比较,基于本课题的要求,采用第一种方式。本课题基于USB3.0的标准,对其应用于高速数据传输方面进行了深入研究以及探索,论文所做工作总结如下:(1)对各种USB的传输方法进行了比较,分析了优缺点,提出了一种基于FPGA的USB3.0高清视频传输系统的方案,采用FPGA挂载USB3.0物理层芯片的方法;(2)设计了系统电路,调试并解决了硬件电路中出现的问题;基于verilog语言编写了视频格式识别和编码模块、色彩空间转换模块、SDRAM控制逻辑、USB3.0控制状态机,并进行了仿真验证;(3)采用USB3.0固件程序框架,结合高清视频传输的特性,配置和编译了用于本课题的Stream_IN.img固件;(4)对传输系统进行了仿真测试和用带DVI接口的台式机模拟高清视频源发送高清视频测试系统,测试结果表明,本课题设计的高清视频传输系统能以320MB/s的速率稳定传输视频数据。本文创新点如下:(1)实现了高清视频的实时传输,传输速度高达320MB/s;(2)采用在高清视频流中插入格式信息和同步码的方式,使得视频流以帧对齐的方式传输到PC机,保证PC机接收到的视频图像的完整;(3)采用高速且效率高的SDRAM芯片结合FPGA控制状态机缓存视频图像数据。(本文来源于《长沙理工大学》期刊2018-04-01）
张锦鹏,赵建军,唐海峰,赵恩[9]（2017）在《基于USB接口多位数据格式的高速传输系统》一文中研究指出该设计实现了一种基于USB2.0接口的数据传输系统。该系统由FPGA产生一个35位自加到250清0的计数器,实现通过USB把计数器的数值传送到上位机的功能。该设计采用的FPGA芯片为Altera公司的Cyclone IIEP2C5Q208C8N,USB芯片为Cypress公司EZ-USB系列的CY7C68013A。通过Quartus II软件,Keil软件,Cypress控制台进行USB接口多位数据传输系统的设计。该系统可用于高精度、高速度、低成本的批量数据传输。(本文来源于《计算机与数字工程》期刊2017年12期）
赵雪[10]（2017）在《基于FPGA的高速异步数据传输系统设计》一文中研究指出通用异步收发器(UART)是一种能同时支持近距离和远距离传输的异步串行接口,具有传输速率较高、传输距离长、抗干扰性能好、电路结构简单以及节省布线资源等优点。然而,随着社会的发展,信息传输容量越来越大,传统的UART成为信息传输中的瓶颈。因此,提升UART的传输速率具有重大的意义。FPGA芯片拥有数量众多的LE(逻辑单元),再加上数量众多的布线资源,使它具有非常强的灵活性。因此,使用FPGA实现的UART在传输速率使用灵活性以及性价比方面具有很大的优势。本文对综合型UART芯片采用FPGA自顶向下的方法进行设计,所设计的综合型UART模块主要包括叁大模块,分别是低速UART模块,高速UART模块和复位状态机模块。其中,低速UART模块按照传统的UART协议进行设计,其波特率为9600 baud/s;考虑到传输速率以及误码率的影响,对低速UART模块进行了改进,相比低速UART模块,高速UART模块增加了8位的帧头,并运用了乒乓FIFO做缓存,采用了国际标准的CRC-8校验方式,其波特率达到了62.5M baud/s。另外,为了验证低速UART的正确性,设计了单片机辅助电路,把低速UART模块和单片机部分相连接,双方之间按照UART通信协议进行通信。在具体的设计过程中,将结合FPGA的最新技术并利用Quartus II 13.1,Modelsim等EDA软件对各个模块进行综合优化、功能仿真及下载实现。验证结果表明,低速UART模块和单片机之间能正常进行通信,高速UART模块功能仿真正确,达到了预期的设计目标。(本文来源于《河北科技大学》期刊2017-12-01）
高速数据传输系统论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
高速数据采集传输系统在科研领域以及通信等工业应用领域中扮演着越来越重要的角色。采集传输系统采集高速数据并传输给上位机,是数据与外部建立联系的桥梁。其难点在于准确、有针对性地采集与传输数据,FPGA技术的升级为这一问题提供了新的解决方案。论文依照采集传输系统的需求,对典型系统存在的问题进行分析。当前广泛使用的采集传输系统在采集过程中存在着数据频谱分布广泛,信干比低、幅值抖动,过载削顶、有效信息分布离散,无法准确获取及分析的问题;在传输过程中存在着数据包丢失和数据仅可单向传输,无交互的问题。为了解决以上两类问题,本文基于实验室应答器传输系统的科研任务,深入调研所需关键技术,提出了增加模拟低通滤波、程控自动增益控制、FPGA内部对数据的预筛选、选择重传和接收上位机指令包对系统进行配置的解决方案。据此对采集传输系统进行重构,改进后的系统使用Altera高性能FPGA作为中控芯片,以千兆以太网作为传输方式,配合模拟滤波电路、程控自动增益环路、ADC转换电路和DDR2 SDRAM存储电路对系统进行实现,保障了数据从采集到传输的稳定运行。在设计框架明确后,本文完成了电路设计,并对关键部分进行了仿真验证,实现了采集传输系统的硬件基础。软件部分选用QuartusⅡ平台,使用Verilog HDL行为级描述语言,采取自顶至下的设计流程,对幅值估计算法、增益调节、数据筛选与解调、缓存读写控制、传输包收发等FPGA主控逻辑进行实现。最后根据需求,对系统各模块进行仿真并上板实测,验证功能并确定各项性能达标。因系统具有可配置、采集快速准确、存储量大、传输时延低、稳定性高等优点,已成功应用于高铁通信的自动检测。综上所述,论文最终完成了基于千兆以太网的FPGA高速数据采集传输系统的设计与实现,且已正式投入使用,可以稳定工作。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速数据传输系统论文参考文献
[1].周弟伟.基于LVDS的长距离高速串行数据传输系统设计[J].信息通信.2019
[2].李皛.基于千兆以太网的FPGA高速数据采集传输系统的设计与实现[D].北京邮电大学.2019
[3].李金,焦新泉,刘东海,王淑琴.基于CPCI总线和LVDS的高速数据传输系统的设计[J].电子技术应用.2019
[4].王国忠,刘磊,储成群,任勇峰,焦新泉.基于USB3.0高速图像数据传输系统设计[J].仪表技术与传感器.2019
[5].陈术涛,沈志,王春联,胡奇.多核DSP与FPGA高速数据传输系统设计与实现[J].电子技术应用.2018
[6].杨东旭.专用集成电路技术在高速数据传输系统与科学级CCD成像系统中的研究[D].中国科学技术大学.2018
[7].李君豪,毕丽霞,王永利.多通道高速数据安全传输系统的设计与实现[J].电子技术应用.2018
[8].黎欢.基于USB3.0的高速数据传输系统关键技术的研究[D].长沙理工大学.2018
[9].张锦鹏,赵建军,唐海峰,赵恩.基于USB接口多位数据格式的高速传输系统[J].计算机与数字工程.2017
[10].赵雪.基于FPGA的高速异步数据传输系统设计[D].河北科技大学.2017
论文知识图
