一种半导体双NMOS芯片论文和设计-翟晓君

全文摘要

本实用新型提供一种半导体双NMOS芯片,包括:半导体IC芯片本体的上表面包括依次相连的第一侧边、第二侧边、第三侧边、第四侧边;源极钝化层;IC芯片预留区位于半导体双NMOS芯片本体上表面中心区;第一源极焊盘窗口位于第四侧边的边缘区域;第二源极焊盘窗口位于第三侧边的边缘区域;漏极焊盘窗口横跨于中心线上且位于第二侧边与IC芯片预留区之间;其他栅极焊盘窗口和源极焊盘窗口位于第一侧边与IC芯片预留区之间;所述各窗口设置于源极钝化层中;所述各窗口内填充有金属层。本实用新型的半导体双NMOS芯片有利于器件体积缩小、内阻减小,减少封装成本,打线缩短,减少线损,具有便于封装连接,提高控制灵敏度,提高工作稳定性和抗干扰能力的作用。

主设计要求

1.一种半导体双NMOS芯片,其特征在于,包括:半导体双NMOS芯片本体,所述半导体双NMOS芯片本体包括第一NMOS和第二NMOS,所述半导体双NMOS芯片本体的上表面包括依次相连的第一侧边、第二侧边、第三侧边、第四侧边,所述半导体双NMOS芯片本体具有中心线,所述中心线穿过所述第一侧边和所述第二侧边的中部;源极钝化层,所述源极钝化层包括第一源极钝化层和第二源极钝化层,所述第一源极钝化层设置于所述第一NMOS的上表面,所述第二源极钝化层设置于所述第二NMOS的上表面;IC芯片预留区,位于所述半导体双NMOS芯片本体上表面中心区;第一源极焊盘窗口,设置于所述第一源极钝化层中,所述第一源极焊盘窗口位于所述第四侧边的边缘区域,所述第一源极焊盘窗口内填充有金属层;第二源极焊盘窗口,设置于所述第二源极钝化层中,所述第二源极焊盘窗口位于所述第三侧边的边缘区域,所述第二源极焊盘窗口内填充有金属层;漏极焊盘窗口,设置于所述第一源极钝化层和所述第二源极钝化层中,所述漏极焊盘窗口横跨于所述中心线上,所述漏极焊盘窗口位于所述第二侧边与所述IC芯片预留区之间,所述漏极焊盘窗口内填充有金属层;第一栅极焊盘窗口,设置于所述第一源极钝化层中,所述第一栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第一栅极焊盘窗口位于所述中心线的边缘区域,所述第一栅极焊盘窗口内填充有金属层;第二栅极焊盘窗口,设置于所述第二源极钝化层中,所述第二栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第二栅极焊盘窗口位于所述中心线的边缘区域,所述第二栅极焊盘窗口内填充有金属层;第三源极焊盘窗口,设置于所述第一源极钝化层中,所述第三源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第三源极焊盘窗口内填充有金属层;第四源极焊盘窗口,设置于所述第二源极钝化层中,所述第四源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第四源极焊盘窗口内填充有金属层。

设计方案

1.一种半导体双NMOS芯片,其特征在于,包括:

半导体双NMOS芯片本体,所述半导体双NMOS芯片本体包括第一NMOS和第二NMOS,所述半导体双NMOS芯片本体的上表面包括依次相连的第一侧边、第二侧边、第三侧边、第四侧边,所述半导体双NMOS芯片本体具有中心线,所述中心线穿过所述第一侧边和所述第二侧边的中部;

源极钝化层,所述源极钝化层包括第一源极钝化层和第二源极钝化层,所述第一源极钝化层设置于所述第一NMOS的上表面,所述第二源极钝化层设置于所述第二NMOS的上表面;

IC芯片预留区,位于所述半导体双NMOS芯片本体上表面中心区;

第一源极焊盘窗口,设置于所述第一源极钝化层中,所述第一源极焊盘窗口位于所述第四侧边的边缘区域,所述第一源极焊盘窗口内填充有金属层;

第二源极焊盘窗口,设置于所述第二源极钝化层中,所述第二源极焊盘窗口位于所述第三侧边的边缘区域,所述第二源极焊盘窗口内填充有金属层;

漏极焊盘窗口,设置于所述第一源极钝化层和所述第二源极钝化层中,所述漏极焊盘窗口横跨于所述中心线上,所述漏极焊盘窗口位于所述第二侧边与所述IC芯片预留区之间,所述漏极焊盘窗口内填充有金属层;

第一栅极焊盘窗口,设置于所述第一源极钝化层中,所述第一栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第一栅极焊盘窗口位于所述中心线的边缘区域,所述第一栅极焊盘窗口内填充有金属层;

第二栅极焊盘窗口,设置于所述第二源极钝化层中,所述第二栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第二栅极焊盘窗口位于所述中心线的边缘区域,所述第二栅极焊盘窗口内填充有金属层;

第三源极焊盘窗口,设置于所述第一源极钝化层中,所述第三源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第三源极焊盘窗口内填充有金属层;

第四源极焊盘窗口,设置于所述第二源极钝化层中,所述第四源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第四源极焊盘窗口内填充有金属层。

2.根据权利要求1所述的半导体双NMOS芯片,其特征在于:所述第一NMOS的漏极和所述第二NMOS的漏极相连。

3.根据权利要求1所述的半导体双NMOS芯片,其特征在于:所述第一源极焊盘窗口和所述第二源极焊盘窗口内填充的金属层种类包括银层、金层。

4.根据权利要求1所述的半导体双NMOS芯片,其特征在于:所述漏极焊盘窗口内填充的金属层的种类包括铝层、金层。

5.根据权利要求1所述的半导体双NMOS芯片,其特征在于:所述第三源极焊盘窗口和所述第四源极焊盘窗口内填充的金属层种类包括铝层、金层。

6.根据权利要求1所述的半导体双NMOS芯片,其特征在于:所述第一栅极焊盘窗口和所述第二栅极焊盘窗口内填充的金属层种类包括铝层、金层。

设计说明书

技术领域

本实用新型属于半导体集成封装领域,特别是涉及一种半导体双NMOS芯片。

背景技术

在当今智能化时代各种电子产品的体积越来越小,为此要求电子器件也越来越小,目前还没有一款应用于电子保护器的半导体双NMOS芯片。

基于以上所述,本实用新型的目的是给出一种半导体双NMOS芯片,以使器件体积缩小、内阻减小,减少封装成本,打线缩短,减少线损,具有便于封装连接,提高控制灵敏度,提高工作稳定性和抗干扰能力的作用。

实用新型内容

鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种半导体双NMOS芯片,用于使器件体积缩小、内阻减小,减少封装成本,打线缩短,减少线损,具有便于封装连接,提高控制灵敏度,提高工作稳定性和抗干扰能力的作用。

为实现上述目的及其他相关目的,本实用新型提供一种半导体双NMOS芯片,包括:

半导体双NMOS芯片本体,所述半导体双NMOS芯片本体包括第一NMOS和第二NMOS,所述半导体双NMOS芯片本体的上表面包括依次相连的第一侧边、第二侧边、第三侧边、第四侧边,所述半导体双NMOS芯片本体具有中心线,所述中心线穿过所述第一侧边和所述第二侧边的中部;

源极钝化层,所述源极钝化层包括第一源极钝化层和第二源极钝化层,所述第一源极钝化层设置于所述第一NMOS的上表面,所述第二源极钝化层设置于所述第二NMOS的上表面;

IC芯片预留区,位于所述半导体双NMOS芯片本体上表面中心区;

第一源极焊盘窗口,设置于所述第一源极钝化层中,所述第一源极焊盘窗口位于所述第四侧边的边缘区域,所述第一源极焊盘窗口内填充有金属层;

第二源极焊盘窗口,设置于所述第二源极钝化层中,所述第二源极焊盘窗口位于所述第三侧边的边缘区域,所述第二源极焊盘窗口内填充有金属层;

漏极焊盘窗口,设置于所述第一源极钝化层和所述第二源极钝化层中,所述漏极焊盘窗口横跨于所述中心线上,所述漏极焊盘窗口位于所述第二侧边与所述IC芯片预留区之间,所述漏极焊盘窗口内填充有金属层;

第一栅极焊盘窗口,设置于所述第一源极钝化层中,所述第一栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第一栅极焊盘窗口位于所述中心线的边缘区域,所述第一栅极焊盘窗口内填充有金属层;

第二栅极焊盘窗口,设置于所述第二源极钝化层中,所述第二栅极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第二栅极焊盘窗口位于所述中心线的边缘区域,所述第二栅极焊盘窗口内填充有金属层;

第三源极焊盘窗口,设置于所述第一源极钝化层中,所述第三源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第三源极焊盘窗口内填充有金属层;

第四源极焊盘窗口,设置于所述第二源极钝化层中,所述第四源极焊盘窗口位于所述第一侧边与所述IC芯片预留区之间,所述第四源极焊盘窗口内填充有金属层。

可选地,所述第一NMOS的漏极和所述第二NMOS的漏极相连。

可选地,所述第一源极焊盘窗口和所述第二源极焊盘窗口内填充的金属层种类包括银层、金层。

可选地,所述漏极焊盘窗口内填充的金属层的种类包括铝层、金层。

可选地,所述第三源极焊盘窗口和所述第四源极焊盘窗口内填充的金属层种类包括铝层、金层。

可选地,所述第一栅极焊盘窗口和所述第二栅极焊盘窗口内填充的金属层种类包括铝层、金层。

如上所述,本实用新型提供一种半导体双NMOS芯片,本实用新型具有以下功效:有利于器件体积缩小、内阻减小,减少封装成本,打线缩短,减少线损,具有便于封装连接,提高控制灵敏度,提高工作稳定性和抗干扰能力的作用。

附图说明

图1显示为本实用新型的半导体双NMOS芯片所呈现的俯视结构示意图。

元件标号说明

101 第一侧边

102 第二侧边

103 第三侧边

104 第四侧边

105 中心线

106 IC芯片预留区

107 第一源极钝化层

108 第二源极钝化层

109 第一源极焊盘窗口

110 第二源极焊盘窗口

111 漏极焊盘窗口

112 第一栅极焊盘窗口

113 第二栅极焊盘窗口

114 第三源极焊盘窗口

115 第四源极焊盘窗口

116、117 银层

118、119、120、121、122 铝层

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图1。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本实用新型可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本实用新型所能产生的功效及所能达成的目的下,均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本实用新型可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本实用新型可实施的范畴。

如图图1所示,本实施例提供一种半导体双NMOS芯片,包括:半导体双NMOS芯片本体、源极钝化层、IC芯片预留区106、第一源极焊盘窗口109、第二源极焊盘窗口110、漏极焊盘窗口111、第一栅极焊盘窗口112、第二栅极焊盘窗口113、第三源极焊盘窗口114、第四源极焊盘窗口115。

半导体双NMOS芯片本体,所述半导体双NMOS芯片本体包括第一NMOS和第二NMOS,所述半导体双NMOS芯片本体的上表面包括第一侧边101、第二侧边102、第三侧边103、第四侧边104,所述第一侧边101、所述第四侧边104、所述第二侧边102、所述第三侧边103沿顺时针方向依次相连,所述第一NMOS的漏极和所述第二NMOS的漏极相连,所述半导体双NMOS芯片本体具有中心线105,所述中心线105穿过所述第一侧边101和所述第二侧边102的中部,且穿过所述第一NMOS和所述第二NMOS的漏极的中部。

源极钝化层,所述源极钝化层包括第一源极钝化层107和第二源极钝化层108,所述第一源极钝化层107设置于所述第一NMOS的上表面,所述第二源极钝化层108设置于所述第二NMOS的上表面。

IC芯片预留区106,位于所述半导体双NMOS芯片本体上表面中心区。

所述IC芯片预留区106是预留出来用于放置IC芯片的区域。

第一源极焊盘窗口109,设置于所述第一源极钝化层107中,所述第一源极焊盘窗口109位于所述第四侧边104的边缘区域,所述第一源极焊盘窗口109内填充有金属层。

所述第一源极焊盘窗口109内填充的金属层种类包括银层116。所述银层116用于锡焊。

所述焊盘是表面贴装装配的基本构成单元,所述半导体双NMOS芯片本体通过焊盘与外界电路相连。

所述第一源极焊盘窗口109与第一NMOS的源极相连,以用于所述第一NMOS的源极与外界电路相连。

第二源极焊盘窗口110,设置于所述第二源极钝化层108中,所述第二源极焊盘窗口110位于所述第三侧边103的边缘区域,所述第二源极焊盘窗口110内填充有金属层。

所述第二源极焊盘窗口110内填充的金属层种类包括银层117、金层。

所述第二源极焊盘窗口110与第二NMOS的源极相连,以用于所述第二NMOS的源极与外界电路相连。

漏极焊盘窗口111,设置于所述第一源极钝化层107和所述第二源极钝化层108中,所述漏极焊盘窗口111横跨于所述中心线105上,所述漏极焊盘窗口111位于所述第二侧边102与所述IC芯片预留区106之间,所述漏极焊盘窗口111内填充有金属层。

所述漏极焊盘窗口111内填充的金属层的种类包括铝层118,可采用化学方式镀铝。所述铝层用于打金线、银线、铝线。

所述漏极焊盘窗口111与所述第一NMOS和所述第二NMOS的漏极相连,以用于所述第一NMOS和所述第二NMOS的漏极与外界电路相连。

第一栅极焊盘窗口112,设置于所述第一源极钝化层107中,所述第一栅极焊盘窗口112位于所述第一侧边101与所述IC芯片预留区106之间,所述第一栅极焊盘窗口112位于所述中心线105的边缘区域,所述第一栅极焊盘窗口112内填充有金属层。

所述第一栅极焊盘窗口112内填充的金属层种类包括铝层121、金层,可采用化学方式镀铝。

所述第一栅极焊盘窗口112与所述第一NMOS的栅极相连,以用于所述第一NMOS的栅极与外界电路相连。

第二栅极焊盘窗口113,设置于所述第二源极钝化层108中,所述第二栅极焊盘窗口113位于所述第一侧边101与所述IC芯片预留区106之间,所述第二栅极焊盘窗口113位于所述中心线105的边缘区域,所述第二栅极焊盘窗口113内填充有金属层。

所述第二栅极焊盘窗口113内填充的金属层种类包括铝层122、金层,可采用化学方式镀铝。

所述第二栅极焊盘窗口113与所述第二NMOS的栅极相连,以用于所述第二NMOS的栅极与外界电路相连。

第三源极焊盘窗口114,设置于所述第一源极钝化层107中,所述第三源极焊盘窗口114位于所述第一侧边101与所述IC芯片预留区106之间,所述第三源极焊盘窗口114内填充有金属层。

所述第三源极焊盘窗口114内填充的金属层种类包括铝层119、金层,可采用化学方式镀铝。

所述第三源极焊盘窗口114与第一NMOS的源极相连,以用于所述第一NMOS的源极与外界电路相连。

第四源极焊盘窗口115,设置于所述第二源极钝化层108中,所述第四源极焊盘窗口115位于所述第一侧边101与所述IC芯片预留区106之间,所述第四源极焊盘窗口115内填充有金属层。

所述第四源极焊盘窗口115内填充的金属层种类包括铝层120,可采用化学方式镀铝。

所述第四源极焊盘窗口115与第二NMOS的源极相连,以用于所述第二NMOS的源极与外界电路相连。

综上所述,本实用新型提供一种半导体双NMOS芯片,具有以下功效:

有利于器件体积缩小、内阻减小,减少封装成本,打线缩短,减少线损,具有便于封装连接,提高控制灵敏度,提高工作稳定性和抗干扰能力的作用。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。

设计图

一种半导体双NMOS芯片论文和设计

相关信息详情

申请码:申请号:CN201920077866.0

申请日:2019-01-17

公开号:公开日:国家:CN

国家/省市:31(上海)

授权编号:CN209374449U

授权时间:20190910

主分类号:H01L 27/02

专利分类号:H01L27/02;H01L27/088

范畴分类:38F;

申请人:上海神沃电子有限公司

第一申请人:上海神沃电子有限公司

申请人地址:201108 上海市闵行区颛兴东路736号

发明人:翟晓君;宋永奇

第一发明人:翟晓君

当前权利人:上海神沃电子有限公司

代理人:余明伟

代理机构:31219

代理机构编号:上海光华专利事务所(普通合伙)

优先权:关键词:当前状态:审核中

类型名称:外观设计

标签:;  ;  ;  ;  

一种半导体双NMOS芯片论文和设计-翟晓君
下载Doc文档

猜你喜欢