导读:本文包含了锁相型频率合成器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:合成器,频率,锁相环,相位,链式,噪声,数字。
锁相型频率合成器论文文献综述
陈家清[1]（2019）在《基于链式混频锁相技术的低相噪频率合成器设计与实现》一文中研究指出在测试测量技术与通信技术不断发展的今天,这些电子系统对提供的本振信号要求越来越高,对宽频带、低相噪、高分辨率的频率源的研制则显得越来越重要。本文设计的频率合成器在指标上最主要的要求的是输出一个拥有宽频带(5GHz~10GHz),且相位噪声较低的频率信号。锁相环作为频率合成的常用方法,通过对其原理和结构的分析,结合本文所设计的指标计算,确定了以改变锁相环反馈回路的结构为主旨来实现本文设计要求。在系统方案设计时,对反馈回路的结构分别从加N分频器、内插混频器和链式级联两个混频器依次介绍其特点,并对照设计指标,指出各自优缺点,不断优化设计,最终选择了在反馈回路链式级联两个混频器的结构下,完成本文频率合成器的设计。这种结构不仅很好的覆盖了整个频率带输出范围,还通过结构的改变较好地降低了参考频率相对输出频率的等效倍频次数N给相位噪声带来的20logN的恶化。此结构还采用了VCO作为锁相环的频率输出,使得整个系统模块更加小型化、功耗更小,变频速度更快。参考模块的使用,实现了用窄带的信号输入控制宽频信号输出。在整个方案的硬件实现上,是分四个模块进行的,它们分别是电源模块、控制模块、预置模块和主环路模块。在对测试板的不断调试中,通过进一步的测试,本文所设计的频率合成器最终实现了5GHz~10GHz的频率输出,其频率切换时间满足在200us以内,能够实现1Hz的频率步进,非谐波杂散控制在了-50dBc以下,各频段相位噪声也达到了相应的设计指标。(本文来源于《电子科技大学》期刊2019-03-15）
李琦,李勇兵,翟江辉,李海鸥,肖功利[2]（2018）在《一种低功耗快速锁定简易锁相式频率合成器》一文中研究指出采用0.5μm CMOS工艺,设计了一种简易锁相式频率合成器。采用"类锁相环"结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96MHz,功耗为2.96mW,锁定时间小于1μs。(本文来源于《微电子学》期刊2018年06期）
吴立丰,陈睿,揭海[3]（2018）在《一种锁相频率合成器电路的稳定性》一文中研究指出频率合成器是电子系统的心脏,对一种应用于电子侦察系统中的锁相频率合成器在工作中的不稳定现象进行了深入研究,详细介绍了锁相频率合成器的工作原理,通过仿真以及实测,逐次深入分析了锁相环路的失锁原理、环路中分频电路分频错误的原因、以及负载对环路稳定性影响的机理,准确解释了此类锁相频率合成器在工作中不稳定的深层次机理。(本文来源于《电子信息对抗技术》期刊2018年06期）
徐严[4]（2018）在《低噪声锁相环频率合成器的研究与设计》一文中研究指出在过去的几十年中,无线电市场的需求呈指数增长。为了迎合市场的需求规律,在新无线电标准下,必须降低无线设备的制造成本、提高电池使用寿命、降低无线电设备功耗。频率合成器是无线收发器中最重要的组件之一。随着射频(RF)技术的发展,低噪声、低功耗频率合成器是未来的发展趋势。锁相环是频率合成器的典型代表,本文设计并实现了一款低噪声锁相环。首先分析了锁相环的环路传输特性,环路稳定性及电路的性能。然后分析各个模块噪声对环路噪声的贡献。本文分别设计了两种类型的压控振荡器,一种是基于自偏置线性跨导技术的CMOS LC压控振荡器,采用NMOS和PMOS开关晶体管降低了功耗;消除了单端NMOS或PMOS的LC振荡器结构中所需要的RF扼流圈电感,大大降低了芯片面积;另一方面通过从MOS器件漏级到LC谐振回路的容性反馈提高振荡幅度和减少LC回路负载,并通过理论计算和仿真证明了其优越的相位噪声性能。该VCO采用65nm CMOS工艺测试,实现了包括调谐范围的品质因子(FOMT)196.5～199.5dBc/Hz。另外设计实现了一种差分结构的环形振荡器,该结构的压控振荡器由自偏置结构和对称负载的延迟单元组成,有效的抑制共模噪声,降低电源波动和外界扰动对压控振荡器噪声的影响,通过缓冲单元,输出差分信号被转换为50%占空比的时钟信号。仿真结果显示,该压控振荡器具有较低的相位噪声,满足锁相环的性能要求。另外同时设计了鉴频鉴相器、电荷泵、滤波器、分频器等模块,最后使用Matlab仿真验证了整体系统的稳定性。所提出的锁相环采用了 0.18μmCMOS进行了版图设计及后仿真,核心芯片面积为0.24mm2,锁相环的输出频率范围:0.13～1GHz,1MHz偏移处的相位噪声为-85.1～-89.4 dBc/Hz,在1.8 V电源电压下的功耗为2.8～8.6mW,锁定时间小于50μs。(本文来源于《南京邮电大学》期刊2018-11-14）
李垒[5]（2018）在《基于单片机控制的ADF4106锁相频率合成器的设计与实现》一文中研究指出在卫星通信系统中,频率合成器性能的好坏对整个通信系统性能有着及其重要的影响,利用ATMEL公司的单片机ATMEGA88芯片结合ADI公司的辅助设计工具基于ADF4106锁相环芯片设计了一种C频段低相噪频率合成器,对硬件电路元器件进行了选型和模拟仿真,并进一步制作了实物电路板和测试夹具进行了测试,测试结果符合设计要求。可以根据实际需要,不改变硬件电路的基础上通过软件控制字设置获得一系列高稳定性的本振源,具有一定的扩展性和较高的实用价值。(本文来源于《电子技术与软件工程》期刊2018年21期）
夏江林,邹传云[6]（2018）在《基于ADF4350的锁相环频率合成器设计与实现》一文中研究指出鉴于频率合成器对微型、分辨率和稳定度的高要求,设计了一种体积小、重量轻和高稳定度的频率合成器。ADF4350是PLL系统的核心组成部分,并集成了片上压控振荡器(VCO),便于设计产生1 GHz的频率合成器。首先,对频率合成器和环路滤波器的硬件电路原理进行详细描述和设计。其次,对电路的PLL锁定时间、噪声等重要指标进行详细分析。最后,通过实验证明了该频率合成器的稳定性、可靠性以及应用价值。(本文来源于《通信技术》期刊2018年03期）
梁珍珍,曹玉梅[7]（2018）在《一种具有相位噪声跟踪补偿的全数字锁相环频率合成器》一文中研究指出为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,提出了一种新的基于全数字锁相环的频率合成器。它采用一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器来显着降低硬件复杂性,同时能够很好地实现噪声跟踪和快速的相位/频率捕获,获得高的频率分辨率(大约6 kHz)和大的线性频率调谐范围。实验结果表明,提出的结构能够实现从100 kHz~6 MHz的可控环路带宽和相当好的带内相位噪声跟踪性能。(本文来源于《电子器件》期刊2018年01期）
张国红[8]（2017）在《浅谈分数N锁相环频率合成器》一文中研究指出本文对数字锁相环频率合成器的基本构成模块及其主要功能进行了阐述,对其关键组成部分鉴相器和动态分频器N的原理进行了分析。(本文来源于《广播电视信息》期刊2017年08期）
郑龙,王若涵[9]（2017）在《一种基于锁相环法的X频段频率合成器设计》一文中研究指出频率合成器是通信设备中的关键部分,且工作频段越高,设计难度越大。随着科学技术的不断发展,对于频率合成器相位噪声和杂散抑制度的要求也在不断提高。该文介绍了一款基于锁相环法X波段频率合成器的设计方法和具体应用实现过程,并通过测试验证了该方案的可行性。(本文来源于《电子质量》期刊2017年06期）
王锋,刘鹏远,李兵[10]（2017）在《基于ADS的锁相频率合成器仿真》一文中研究指出现代电子装备中的复杂频率源都是通过频率合成技术来实现,而性能良好的频率合成系统是顺利实现频率合成的工程基础,在实际合成器电路中,相位噪声、杂散分量等影响因素的出现是不可避免的,既降低电路稳定性,输出结果也不理想,严重情况可导致系统故障。因此,有必要在已有实际电路的基础上构建合成系统概念图,根据合成目标信号的特点,添加测试目标和项目,对锁相环频率合成器的电路系统进行优化设计,运用ADS2011对电路进行仿真,通过仿真软件建立相关电路模型,借助多种测试元件对相关参数的观测来找出优化点进行电路优化,仿真模拟实际的信号合成过程,改善实际电路的稳定性和可用性。(本文来源于《宇航计测技术》期刊2017年03期）
锁相型频率合成器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
采用0.5μm CMOS工艺,设计了一种简易锁相式频率合成器。采用"类锁相环"结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96MHz,功耗为2.96mW,锁定时间小于1μs。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
锁相型频率合成器论文参考文献
[1].陈家清.基于链式混频锁相技术的低相噪频率合成器设计与实现[D].电子科技大学.2019
[2].李琦,李勇兵,翟江辉,李海鸥,肖功利.一种低功耗快速锁定简易锁相式频率合成器[J].微电子学.2018
[3].吴立丰,陈睿,揭海.一种锁相频率合成器电路的稳定性[J].电子信息对抗技术.2018
[4].徐严.低噪声锁相环频率合成器的研究与设计[D].南京邮电大学.2018
[5].李垒.基于单片机控制的ADF4106锁相频率合成器的设计与实现[J].电子技术与软件工程.2018
[6].夏江林,邹传云.基于ADF4350的锁相环频率合成器设计与实现[J].通信技术.2018
[7].梁珍珍,曹玉梅.一种具有相位噪声跟踪补偿的全数字锁相环频率合成器[J].电子器件.2018
[8].张国红.浅谈分数N锁相环频率合成器[J].广播电视信息.2017
[9].郑龙,王若涵.一种基于锁相环法的X频段频率合成器设计[J].电子质量.2017
[10].王锋,刘鹏远,李兵.基于ADS的锁相频率合成器仿真[J].宇航计测技术.2017
论文知识图
