导读:本文包含了布图规划论文开题报告文献综述及选题提纲参考文献，主要关键词:叁维集成电路,布图规划,蚁群算法,热分析
布图规划论文文献综述
徐奇[1]（2018）在《叁维集成电路布图规划及可容错硅通孔规划算法研究》一文中研究指出叁维集成电路(Three Dimensional Integrated Circuit,3D IC)实现了多个器件层的垂直堆迭,且器件层间通过硅通孔(Through Silicon Via,TSV)进行连接,能显着地减小芯片面积和互连线延时。另外在不同的器件层上可以采用不同的工艺,为异构系统集成提供有效的解决方案。尽管3D IC有众多的优势,但由于模块的垂直堆迭,增加了芯片设计的复杂性。此外3D IC还存在TSV良率较低的问题。为了解决这些问题,本文从布图规划算法,温度评估模型,以及TSV可容错设计叁个方面开展研究。3D IC布图规划是一个NP-难问题,而智能优化算法由于其高效的解空间搜索策略,被广泛地应用于求解3D IC布图规划问题。为了充分地利用蚁群算法的全局搜索和模拟退火算法的局部搜索特点,本文提出了一种结合蚁群算法和模拟退火算法的两阶段方法,有效地求解3D 1C布图规划。实验结果表明,相比于已有的3D IC布图规划算法,所提的两阶段优化算法平均减少TSV数目3.51%;另外,相比于已有的基于蚁群算法的2D IC布图规划方法,所提的两阶段算法在较短的时间内平均减少线长3.72%。为了减少布图过程中的温度评估时间,本文提出一种快速的热感知3D IC布图规划的方法。首先仿真出模块在芯片每个位置的热分布图,基于模块的热分布图,在布图规划过程中采用双线性插值快速地评估布图结构的温度;接着对于给定的模块布图规划结果,提出了一种基于最短路径和最小成本最大流的启发式方法来确定TSV位置,以最小化线长代价和芯片温度。实验结果表明,相比于迭加模块热分布图的方法,本文所提的热感知的3D IC布图规划方法能有效地减少温度评估时间,同时芯片的温度平均降低7.18%。为了提高 3D IC的良率,本文首先研究针对规则TSV集合的TSV多容错结构生成方法,主要包括考虑缺陷聚类效应的基于凸代价流的功能TSV分配策略,全局的自顶向下划分结合局部自底向上合并的功能TSV集合的划分,基于最小成本最大流算法的冗余TSV分配,以及基于整数线性规划的多容错结构生成。此外,针对不规则的TSV集合我们提出了 一种自适应的TSV容错结构生成方法,主要包括基于最大流方法计算TSV集合内最多能冗许的缺陷TSV的数目,基于最小割二分划分算法的功能TSV集合划分,以及基于整数线性规划和最小成本最大流的启发式方法的自适应TSV容错结构生成。实验结果表明,本文所提的TSV容错结构生成方法在满足芯片目标良率约束下,减少了硬件成本和多路选择器引起的延时代价。(本文来源于《中国科学技术大学》期刊2018-05-07）
班涛,潘中良,陈倩[2]（2017）在《考虑峰值温度和TSV数目的叁维集成电路芯片的布图规划方法研究》一文中研究指出叁维集成电路相对于传统的集成电路可以持续并较好地实现高密度和多功能,可以使电路中的一些信号互连缩短,并加快信号的传输速度。叁维芯片层间的互连是通过硅通孔来实现的,所采用的垂直堆迭方式会使芯片的功耗密度增加,从而使得发热量急剧增长。本文针对叁维电路芯片的工作温度、TSV数目、互连线长度以及芯片面积等因素,研究了一种协同考虑芯片峰值温度和TSV数目的叁维芯片布图算法,可以使所设计的叁维电路芯片不仅它的峰值温度符合设计规范的要求,而且所使用的TSV数目较少。(本文来源于《数字技术与应用》期刊2017年12期）
陈振[3]（2017）在《协同多目标布图规划算法研究》一文中研究指出布图规划是超大规模集成电路物理设计中的一个关键的步骤,对芯片的性能起着重要作用。布图规划通常需要在一定的约束下优化多个目标,本文以粒子群算法为基本框架,以面积和互连线长为目标,综合考虑热分布,引入协同进化思想,提出了一个协同多目标离散粒子群布图规划算法TACMOPSO。实验结果表明,TACMOPSO算法可以得到较好的布图解。(本文来源于《福建电脑》期刊2017年10期）
杜世民,夏银水,杨润萍,钱利波[4]（2017）在《固定边框的多电压布图规划算法》一文中研究指出多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE(Normalized Polish Expression)表示的布图解,采用形状曲线相加算法来计算其最优的布图实现,并通过增量计算方法来减少计算NPE及多电压分配的时间.为使所得布图解满足给定的边框约束,提出了一个考虑固定边框约束的目标函数,并采用删除后插入(Insertion after Delete,IAD)算子对SA求得布图解进行后优化.实验结果表明,和已有方法相比,所提出方法在线长和空白面积率方面有较明显优势,且所有电路在不同高宽比、不同电压岛数下均实现了极低的空白面积率(<<1%).(本文来源于《电子学报》期刊2017年08期）
姬朋立[5]（2016）在《二维矩形Packing问题和大规模集成电路布图规划问题的算法研究》一文中研究指出NP难问题是一大类问题,其解空间随着数据规模的增加呈指数型增长,不存在多项式时间复杂度的精确求解算法,除非P=NP。设计可在有效时间内给出NP难问题的高质量解的启发式算法或近似算法,是现代计算机科学界的一个核心问题。二维矩形Packing问题是一种典型的NP难问题,对它的启发式算法的研究,可以为其它NP难问题的求解提供参考,有深刻的理论意义。作为二维矩形Packing问题在工业应用中的一个扩展问题,布图规划是大规模集成电路设计中的一个核心步骤,其算法研究将有力推动集成电路产业的发展。本文有机地结合了二维矩形Packing问题的研究和布图规划问题的研究,对叁类二维矩形Packing问题和两类布图规划问题,设计了高效率的启发式求解算法。主要工作包括:(1)对于二维矩形Packing中的背包问题和面积最小化问题,分别设计了最小损害度算法(LIF)和动态规约算法(DRA)。对于背包问题,提出了衡量矩形块放置动作对后续矩形块放置影响程度的标准——损害度,并基于此标准设计了贪心构造算法LIF,迭代执行损害度最小的矩形块放置动作以构造布图。不同于背包问题,面积最小化问题要求在面积最小的矩形框内放入所有矩形块。通过动态地构造一组矩形框,DRA将求解一个面积最小化问题转化为求解一组背包问题,并用LIF计算对应的背包问题。使用了15个面积最小化问题的代表性算例对DRA进行了测试,DRA改进了8个算例的当前最优解,另有3个算例与当前最优解持平。(2)对于二维软矩形Packing问题和固定边界的软模块布图规划问题,分别设计了迭代糅合Packing算法(IMP)和基于迭代糅合的层次划分算法(IMP-HP)。IMP是用以处理矩形框上无闲置空间的问题的原创算法。首先,类似于哈弗曼树的构造过程,IMP迭代地将面积最小的两个矩形块糅合成组合矩形块,直至所有矩形块均被糅合在一起。之后,递归地根据每个组合矩形块的位置和形状,确定两个子矩形块的位置和形状。证明了IMP可得可行布图(所有矩形块均被合法放置的布图)的一组充分条件,相比于同类算法Zero-Dead-Space(ZDS)可得可行布图的充分条件,该组充分条件更加宽松。基于提出的闲置空间动态分配策略,进一步扩展了IMP,使其可处理矩形框上有闲置空间的问题。IMP-HP采用了层次划分的算法框架,首先利用超图分割算法hMetis层次地将原问题划分成一组子问题,然后用IMP计算子问题得到原问题的布图。将电路板高宽比为1的18个IBM-HB算例中的硬模块松弛为软模块,得到18个IBM-SHB算例,并与两个代表性算法PATOMA和DeFer进行了比较。实验结果表明,IMP-HP的平均连线长度优于PATOMA和DeFer,分别减小了4.1%和4.0%,并在其中10个算例上找到了更好的解。(3)对于固定边界的混合模块布图规划问题,设计了基于拟牛顿法的布图规划算法(QNF)。QNF包含叁个子算法:粗略放置算法、局部优化算法和精细放置算法。粗略放置算法利用hMetis递归地划分问题,直至所有子问题都只包含一个模块,然后将模块放置到相应的子电路板上,其目标是得到一个模块均匀放置、连线长度较短的布图,但模块间允许有重迭。局部优化算法设计了弹性势能函数,以评估布图中模块间重迭的面积和模块超出电路板的幅度,并用拟牛顿法L-BFGS-B优化弹性势能函数,其目标是通过局部微调模块的位置和形状,设法将粗略放置算法所得布图转化为合法布图。若以上合法化失败,则调用提出的精细放置算法重新生成模块放置更加均匀的布图,并用局部优化算法将其合法化。精细放置算法先将尺寸超大的模块无重迭地固定在电路板上,然后将未固定模块均匀放置到电路板的剩余空间上。使用了54个IBM-HB算例对算法进行了测试,QNF可合法求解51个算例,改进了35个算例的当前最优解。与两个目前性能最好的算法DeFer和F-FM相比,QNF分别将平均连线长度减小了6.3%和2.3%。所设计的二维矩形Packing问题求解算法和布图规划问题求解算法的性能均已达到或超过了目前业界的最高水平,其中布图规划算法同时已达到实际工业应用标准。(本文来源于《华中科技大学》期刊2016-12-17）
李坤龙[6]（2016）在《布图规划约束对VLSI设计性能的影响》一文中研究指出随着现代芯片工艺技术的飞速发展,片上系统(SoC:System-on-Chip)设计已成为主流,单一芯片所包含的模块越来越多,设计呈现出复杂性。通过SoC的设计方法,降低了芯片的设计成本,优化了芯片面积,大大提高了芯片的整体性能。物理设计在超大规模集成电路中起着至关重要的作用,目前的VLSI(Very large Scale Integration)物理设计中广泛采用层次化的分级设计方法,一般分为划分、布图规划、布局及布线等阶段。布图规划是VLSI电路物理设计中的重要的一环,尤其是在片上系统设计中,布图规划的好坏往往对布局、布线的结果甚至最终芯片的性能有很大的影响。本文介绍了超大规模集成电路物理设计中各个阶段的相关算法,包括划分算法、布图规划表示法、布局算法以及布线算法,并且对布图规划约束做了简单的介绍,其中包括对齐约束、邻接约束、预置约束、边界约束和聚类约束,提出了布图规划约束嵌入算法。通过对IBM-HB+Benchmark嵌入布图规划约束,研究了布图规划约束对VLSI物理设计中各个阶段的影响。前置嵌入布图规划约束的实验表明,嵌入约束后芯片设计面积、布线长和空白占比有一定程度上的减少,运行时间基本维持不变。对布局阶段的对比结果分析可知,嵌入约束造成了电路中半周长和算法运行时间一定程度的增加;在布线阶段的对比结果分析可知,嵌入约束造成了线长和运行时间明显的增加。后置嵌入布图规划约束的实验表明,嵌入不同的约束对物理设计的布局和布线影响不同,并且嵌入约束的模块比例不同对电路设计性能的影响也是不同的,随着嵌入约束模块比例的增加,半周长也有一定程度的增加。(本文来源于《青岛理工大学》期刊2016-12-01）
聂廷远,李坤龙,高久顼[7]（2016）在《布图规划约束对VLSI设计性能的影响》一文中研究指出布图规划处于芯片物理设计的前端,对VLSI整体性能起着至关重要的作用.给出了平面布图规划约束的介绍,通过在布图规划阶段进行约束嵌入的实验,考查了约束对VLSI布图规划设计性能的影响.在IBM-HB+Benchmark Suites上嵌入约束的实验表明,约束设置会给VLSI布图规划带来一定的影响,甚至会改善设计质量.(本文来源于《微电子学与计算机》期刊2016年11期）
宋国治,涂遥,张大坤,温越博[8]（2016）在《一种用于片上网络布图规划的改进模拟退火与粒子群混合算法》一文中研究指出智能优化算法作为解决大规模集成电路芯片设计中布图规划问题的经典方法已被研究多年。结合异构叁维片上网络布图问题的具体特点,采用B*-tree间接描述布图问题中的解结构,针对模拟退火收敛速度慢、优化效率低的缺点,对搜索策略和概率性的劣向转移作出了改进,并将改进后的模拟退火思想引入粒子群优化算法中,使结合后的算法结合了粒子群并行计算的特点和模拟退火能够实现全局优化的特点。通过仿真实验验证,所提出的该混合改进算法在解决布图问题中要优于传统模拟退火算法。(本文来源于《计算机工程与科学》期刊2016年05期）
杜世民,夏银水,储着飞,杨润萍[9]（2015）在《电压岛驱动的多级布图规划优化算法》一文中研究指出针对多电压布图算法速度较慢、空白面积较高这一问题,提出了一种电压岛驱动的多级布图规划优化方法.首先,以功耗为优化目标,应用线性整数规划分配模块电压,将相同电压的模块划分至同一电压岛;其次,提出一种基于枚举和形状曲线相加的快速方法对所得各电压岛进行布图;最后,构建一个线性规划模型来求解通过交换布图解中模块位置来减少线长的问题,对线长做进一步优化.实验结果表明,和已有方法相比,该方法在算法速度和芯片空白面积率方面有较明显优势.(本文来源于《西安电子科技大学学报》期刊2015年06期）
袁肖肖[10]（2015）在《基于变邻域搜索和布图规划的资源投资项目调度方法研究》一文中研究指出在科技飞速发展的今天,项目调度问题越来越成为人们关注的焦点。资源投资项目调度问题(Resource Investment Project Scheduling Problems,RIPSPs)是项目调度问题的一个重要拓展,它解除了资源约束项目调度问题(Resource-Constrained Project Scheduling Problems,RCPSPs)中给定各种资源总量的限制,即问题变为给定一个项目,项目中包含多个活动,活动之间有优先约束关系,并且每个活动的执行都需要一定的时间以及若干种资源。我们的任务是合理的安排活动之间的优先约束关系,使得项目的完工时间最短,同时要满足项目执行的过程中需要的每种最大资源容量(称之为可用资源容量)最小。本文针对单模式RIPSPs,用不同的方法进行了研究,包括变邻域搜索(Variable Neighborhood Search,VNS),基于多智能体进化算法(Multi-agent Evolutionary Algorithm,MAEA)的VNS以及布图规划中的基于移动模块序列(Moving Block Sequence,MBS)的方法。主要研究内容总结如下:1.在基于VNS的方法中,采用抖动操作及邻域搜索算子,首先每个解由一个满足优先约束关系的活动列表和一个资源容量列表组成,然后从问题的一个可行解开始搜索,通过邻域搜索算子找到局部最优解,然后利用抖动操作跳出局部最优解并继续进行搜索,就这样不停的扩大搜索空间,直到找到最优解或者达到停止条件为止。采用桥构建数据集以及产生实例集J10、J14和J20验证算法性能,实验结果表明VNS比较适合解决小规模问题集。2.在第一项基于VNS工作的基础上,加入MAEA,采用选择、交叉、变异、竞争等算子优化算法性能,对于当前代中最好的智能体,以1/2的概率应用自学习算子或基于VNS的局部搜索算子进一步搜索解的空间,实验表明所提出的算法性能良好。3.提出将布图规划中MBS的表示方法和MAEA相结合求解RIPSPs。首先将项目中的每个活动看作MBS中的一个硬矩形模块,模块的宽度代表活动的执行时间,高表示活动的最大资源需求量。每个模块都有四个初始位置,并且每个初始位置都对应着一种移动方式。所有模块的移动范围均限定在第一象限,并且移动的过程中不仅要保证模块之间的优先约束关系,还要保证模块之间不能重迭。算法采用基于MBS的两点交叉、具有方向性的变异、竞争以及自学习等算子去搜索最优解。实验结果表明算法性能良好,能够比较好的解决RIPSPs。(本文来源于《西安电子科技大学》期刊2015-12-01）
布图规划论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
叁维集成电路相对于传统的集成电路可以持续并较好地实现高密度和多功能,可以使电路中的一些信号互连缩短,并加快信号的传输速度。叁维芯片层间的互连是通过硅通孔来实现的,所采用的垂直堆迭方式会使芯片的功耗密度增加,从而使得发热量急剧增长。本文针对叁维电路芯片的工作温度、TSV数目、互连线长度以及芯片面积等因素,研究了一种协同考虑芯片峰值温度和TSV数目的叁维芯片布图算法,可以使所设计的叁维电路芯片不仅它的峰值温度符合设计规范的要求,而且所使用的TSV数目较少。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
布图规划论文参考文献
[1].徐奇.叁维集成电路布图规划及可容错硅通孔规划算法研究[D].中国科学技术大学.2018
[2].班涛,潘中良,陈倩.考虑峰值温度和TSV数目的叁维集成电路芯片的布图规划方法研究[J].数字技术与应用.2017
[3].陈振.协同多目标布图规划算法研究[J].福建电脑.2017
[4].杜世民,夏银水,杨润萍,钱利波.固定边框的多电压布图规划算法[J].电子学报.2017
[5].姬朋立.二维矩形Packing问题和大规模集成电路布图规划问题的算法研究[D].华中科技大学.2016
[6].李坤龙.布图规划约束对VLSI设计性能的影响[D].青岛理工大学.2016
[7].聂廷远,李坤龙,高久顼.布图规划约束对VLSI设计性能的影响[J].微电子学与计算机.2016
[8].宋国治,涂遥,张大坤,温越博.一种用于片上网络布图规划的改进模拟退火与粒子群混合算法[J].计算机工程与科学.2016
[9].杜世民,夏银水,储着飞,杨润萍.电压岛驱动的多级布图规划优化算法[J].西安电子科技大学学报.2015
[10].袁肖肖.基于变邻域搜索和布图规划的资源投资项目调度方法研究[D].西安电子科技大学.2015