一种数据交换装置论文和设计-李子樵

全文摘要

本实用新型实施例公开了一种数据交换装置，该装置包括：嵌入式控制器、现场可编程阵列FPGA芯片、闪存芯片和以太网模块；嵌入式控制器与以太网模块连接，用于通过以太网模块接收第三方发送的以太网数据或者将以太网数据发送给第三方；FPGA芯片和闪存芯片分别通过串行外设接口总线与嵌入式控制器连接，用于通过嵌入式控制器与以太网模块交换数据。本实用新型实施例将现有技术中的并行总线的通信方式修改为串行外设接口总线，避免占用大量的输入\/输出接口，并且使得印制电路板的设计难度降低，进而节约了大量的资源，降低了成本。

主设计要求

1.一种数据交换装置，其特征在于，包括：嵌入式控制器、现场可编程阵列FPGA芯片、闪存芯片和以太网模块；所述嵌入式控制器与所述以太网模块连接，用于通过所述以太网模块接收第三方发送的以太网数据或者将以太网数据发送给所述第三方；所述FPGA芯片和所述闪存芯片分别通过串行外设接口总线与所述嵌入式控制器连接，用于通过所述嵌入式控制器与所述以太网模块交换数据。

设计方案

1.一种数据交换装置，其特征在于，包括：嵌入式控制器、现场可编程阵列FPGA芯片、闪存芯片和以太网模块；

所述嵌入式控制器与所述以太网模块连接，用于通过所述以太网模块接收第三方发送的以太网数据或者将以太网数据发送给所述第三方；

所述FPGA芯片和所述闪存芯片分别通过串行外设接口总线与所述嵌入式控制器连接，用于通过所述嵌入式控制器与所述以太网模块交换数据。

2.根据权利要求1所述的装置，其特征在于，

所述以太网模块包括以太网端口物理层控制器、网络变压器和标准8位模块化接口。

3.根据权利要求1所述的装置，其特征在于，所述串行外设接口总线为4线制的总线。

4.根据权利要求1所述的装置，其特征在于，还包括电源，所述电源与所述嵌入式控制器连接，用于为所述嵌入式控制器供电。

5.根据权利要求1所述的装置，其特征在于，还包括晶体谐振器，所述晶体谐振器与所述嵌入式控制器连接，用于为所述嵌入式控制器提供时钟信号。

6.根据权利要求1所述的装置，其特征在于，还包括复位器，所述复位器与所述嵌入式控制器连接，用于控制所述嵌入式控制器处于复位状态。

设计说明书

技术领域

本实用新型实施例涉及电子技术领域，尤其涉及一种数据交换装置。

背景技术

随着科技的发展和电子硬件技术的提高，越来越多的电子产品被应用在人们的生活和工作中。

在体外诊断的电子产品中，其控制系统通常包括运行于通用计算机的软件和仪器上的嵌入式控制器，采用以太网进行通信。由于需要控制大量的电机和检测大量的信号，所以仪器中常用到现场可编程阵列(Field Programmable Gate Array，FPGA)进行设计，FPGA具有强大的并行处理能力，可以帮助嵌入式控制器分担控制任务，提高系统的稳定性。但是现有技术中嵌入式控制器与FPGA和其他器件之间通过并行总线的进行通信，这种通信方式需要占用大量的输入\/输出(Input\/Output，I\/O)接口，并且使得印制电路板(PrintedCircuit Board，PCB)的设计难度和成本大大增加。

实用新型内容

本实用新型实施例提供了一种数据交换装置，可以解决现有技术中成本高的技术问题。

第一方面，本实用新型实施例提供了一种数据交换装置，其特征在于，包括：嵌入式控制器、现场可编程阵列FPGA芯片、闪存芯片和以太网模块；

所述嵌入式控制器与所述以太网模块连接，用于通过所述以太网模块接收第三方发送的以太网数据或者将以太网数据发送给所述第三方；

所述FPGA芯片和所述闪存芯片分别通过串行外设接口总线与所述嵌入式控制器连接，用于通过所述嵌入式控制器与所述以太网模块交换数据。

进一步的，所述以太网模块包括以太网端口物理层控制器、网络变压器和标准8位模块化接口。

进一步的，所述串行外设接口总线为4线制的总线。

进一步的，所述装置还包括电源，所述电源与所述嵌入式控制器连接，用于为所述嵌入式控制器供电。

进一步的，所述装置还包括晶体谐振器，所述晶体谐振器与所述嵌入式控制器连接，用于为所述嵌入式控制器提供时钟信号。

进一步的，所述装置还包括复位器，所述复位器与所述嵌入式控制器连接，用于控制所述嵌入式控制器处于复位状态。

本实用新型实施例通过设置串行外设接口总线使嵌入式控制器分别与FPGA芯片和闪存芯片连接，实现FPGA芯片和闪存芯片通过嵌入式控制器与以太网模块交换数据。本实用新型实施例将现有技术中的并行总线的通信方式修改为串行外设接口总线，避免占用大量的输入\/输出接口，并且使得印制电路板的设计难度降低，进而节约了大量的资源，降低了成本。

附图说明

图1为本实用新型实施例一中的数据交换装置的结构示意图；

图2为本实用新型实施例二中的数据交换装置的结构示意图；

图3为本实用新型实施例三中的数据交换方法的流程图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1为本实用新型实施例一中的数据交换装置的结构示意图，本实施例可适用于电子产品中的数据交换，该装置具体包括：嵌入式控制器11、现场可编程阵列FPGA芯片12、闪存芯片13和以太网模块14；

嵌入式控制器11与以太网模块14连接，用于通过以太网模块14接收第三方发送的以太网数据或者将以太网数据发送给第三方；

FPGA芯片12和闪存芯片13分别通过串行外设接口总线与嵌入式控制器11连接，用于通过嵌入式控制器11与以太网模块14交换数据。

其中，串行外设接口(Serial Peripheral Interface，SPI)总线系统是一种同步串行外设接口，它可以使控制器与各种外围设备以串行方式进行通信以交换信息。SPI总线可直接与多种标准的外围器件相连，例如闪速存储器(FLASHRAM)、网络控制器、LCD(LiquidCrystal Display)显示驱动器、模数(A\/D)转换器和微控制单元(Microcontroller Unit，MCU)等。

串行外设接口总线为4线制的总线，包括：串行时钟线(Serial Clock，SCLK)、主机输入\/从机输出数据线MISO、主机输出\/从机输入数据线MOSI和低电平有效的从机选择线NSS。在目前的电子技术领域，有集成电路总线(Inter-Integrated Circuit，IIC)、控制器局域网络(Controller Area Network，CAN)总线、以太网总线、SPI总线、RS232总线、RS485总线等通信总线。本实施例中采用SPI总线可以仅通过四条线实现通信，提高了通信效率，相对于现有技术中的并行总线的方式，节约了大量资源。

以太网(Ethernet)是一种计算机局域网技术。IEEE组织的IEEE 802.3标准制定了以太网的技术标准，以太网协议规定了一系列的软件和硬件标准。以太网接口的优势是成本低、灵活，在网络通信领域采用以太网接口成为一种必然的趋势。

本实施例中的嵌入式控制器11可以采用ST公司的STM32F407，也可以采用其它类似的控制器。在嵌入式控制器11上面可以运行以太网协议将以太网模块14获取的第三方发送的以太网数据提取出来，其中以太网协议可以为LWIP(Light Weight IP)，LWIP是一个TCP\/IP协议栈。进一步的，嵌入式控制器11可以将以太网数据转化为适合SPI接口的数据，并通过SPI总线发送给FPGA芯片12和闪存芯片13。并且，嵌入式控制器11也可以通过SPI总线获取FPGA芯片12和闪存芯片13中的数据，并将数据转换为以太网数据之后发送给以太网模块14，实现了数据交换。

FPGA芯片12可以采用Altera公司的EP4CE75，也可以采用其它类似芯片，FPGA芯片12与嵌入式控制器11相连接，在FPGA芯片12上面可以编程实现SPI接口，以接收和发送数据，实现与嵌入式控制器11的通信。目前通用的SPI接口，可以采用8位或者16位数据的方式进行通信，由于FPGA芯片12属于可编程器件，也可以实现如24位或者32位的数据通信，嵌入式控制11也可以模拟实现相应位数的通信，有利于提高通信的效率。闪存芯片13，又称Flash芯片，可以存储数据，在系统掉电时还能保存数据。FPGA芯片12和闪存芯片13通过4线制SPI总线与嵌入式控制器11连接。

进一步的，以太网模块14包括以太网端口物理层控制器(以太网PHY控制器)、网络变压器和标准8位模块化接口(RJ45接口)。其中以太网PHY控制器与嵌入式控制器11连接，网络变压器的一端连接RJ45接口，另一端连接以太网PHY控制器。以太网PHY控制器可以采用TI公司的DP83848,也可以采用类似芯片。

进一步的，该装置还可以包括复位器15，复位器15与嵌入式控制器11连接，用于控制嵌入式控制器11处于复位状态。其中，复位器15中包括复位电路，复位电路与嵌入式控制器11的复位引脚连接，上电瞬间复位电路输出低电平给嵌入式控制器11，强制嵌入式控制器11处于复位状态。进一步的，预设时间之后输出高电平，使嵌入式控制器11开始正常工作。预设时间可以根据需要进行设置。

进一步的，该装置还可以包括晶体谐振器16，晶体谐振器16与嵌入式控制器11连接，用于为嵌入式控制器11提供时钟信号。其中，晶体谐振器16，又称晶振，本实施例中可以采用25M有源晶振为嵌入式控制器11提供时钟信号。

进一步的，该装置还可以包括电源17，电源17与嵌入式控制器11连接，用于为嵌入式控制器11供电。其中电源17的电压可以为3.3V。

本实施例的技术方案，通过设置串行外设接口总线使嵌入式控制器分别与FPGA芯片和闪存芯片连接，实现FPGA芯片和闪存芯片通过嵌入式控制器与以太网模块交换数据。本实施例将现有技术中的并行总线的通信方式修改为串行外设接口总线，避免占用大量的输入\/输出接口，并且使得印制电路板的设计难度降低，进而节约了大量的资源，降低了成本。

实施例二

图2为本实用新型实施例二中的数据交换装置的结构示意图，本实施例在上述实施例的基础上对数据交换装置进行具体说明。参见图2，该数据交换装置具体包括：嵌入式控制器11、现场可编程阵列FPGA芯片12、闪存芯片13和以太网模块14。

其中，嵌入式控制器11和FPGA芯片12之间通过串行外设接口(Serial PeripheralInterface，SPI)总线进行通信，嵌入式控制器11设置4个输入\/输出(Input\/Output，I\/O)引脚，嵌入式控制器11为主机，FPGA芯片12为从机。SPI总线为4线制的总线，嵌入式控制器11与FPGA芯片12之间的SPI总线可以包括：SPI2-CS、SPI2-CLK、SPI2-MOSI和SPI2-MISO，其中SPI2-CS作为SPI的片选信号，嵌入式控制器11使其为低电平后，使能FPGA芯片12的SPI功能；SPI2-CLK作为SPI时钟信号；SPI2-MOSI作为SPI的主机输出，从机输入；SPI2-MISO作为SPI的主机输入，从机输出。嵌入式控制器11可以使用ST公司的STM32F407，FPGA芯片12可以使用Intel公司的EP4CE75F29C8N。

嵌入式控制器11和闪存芯片13之间也通过串行外设接口(Serial PeripheralInterface，SPI)总线进行通信，嵌入式控制器11设置4个输入\/输出(Input\/Output，I\/O)引脚，嵌入式控制器11为主机，闪存芯片13为从机。SPI总线为4线制的总线，嵌入式控制器11与闪存芯片13之间的SPI总线可以包括：SPI3-CS、SPI3-CLK、SPI3-MOSI和SPI3-MISO，其中SPI3-CS作为SPI的片选信号，嵌入式控制器11使其为低电平后，使能闪存芯片13的SPI功能；SPI3-CLK作为SPI时钟信号；SPI3-MOSI作为SPI的主机输出，从机输入；SPI3-MISO作为SPI的主机输入，从机输出。闪存(Flash)芯片13的具体型号本实施例中不作限定，可以根据需要进行设置。

进一步的，以太网模块14包括以太网端口物理层控制器(以太网PHY控制器)、网络变压器和标准8位模块化接口(RJ45接口)。其中以太网PHY控制器与嵌入式控制器11连接，网络变压器的一端连接RJ45接口，另一端连接以太网PHY控制器。本实施例中嵌入式控制器11内部集成了以太网MAC(Media Access Control)控制，但是需要在外部加以太网PHY控制器，以太网PHY控制器可以使用TI公司的DP83848C。嵌入式控制器11与以太网PHY控制器之间使用独立介质接口RMII(Reduced Media Independent Interface)，RMII规范降低了10\/100Mbit\/s下嵌入式控制器11与以太网PHY控制器之间的引脚数。根据IEEE 802.3u标准，MII包括16个数据和控制信号的引脚，RMII规范将引脚数减少为7个(引脚数减少62.5％)。

RMII数据接口总共需要10个信号，其中串行管理接口(Serial ManagementInterface，SMI)使用两个信号：一个时钟信号MDC，另一个是数据信号MDIO；其余的8个信号用于双向数据传输，传输数据位宽2bit。参见图2，嵌入式控制器11与以太网PHY控制器之间的连接信号包括：ENET-TX-EN、ENET-TXD0、ENET-TXD1、ENET-TX-EN、ENET-RXD0、ENET-RXD1、ENET-RX-ER、ENET-CRS-DV、ENET-MDC和ENET-MDIO，其中，ENET_TX_EN：发送使能信号；ENET-TXD0和ENET-TXD1：数据发送信号，该信号是2个一组的数据信号，由以太网MAC子层同步驱动，在ENET-TX-EN信号有效时才为有效信号(有效数据)；ENET-TXD0为低有效位，ENET-TXD1为高有效位，禁止ENET-TX-EN时，发送数据不会对以太网PHY控制器产生任何影响；ENET-RXD0和ENET-RXD1：在时钟周期内，ENET-CRS-DV有效时，且以太网MAC检测到接收数据中数据帧交叉前导码“01”bit时就认为RXD上的数据为有效数据帧的起始，对数据进行采集，否则认为是无效数据，不采集；ENET-RX-ER：数据发送错误标识信号，若发送数据ENET-RXD有错，则有效，有以太网PHY输出；ENET-CRS-DV：载波与数据有效信号，与时钟信号异步；ENET-MDC：SMI接口的随路时钟；ENET-MDIO：SMI双向数据收发，实现对以太网PHY控制器配置寄存器访问。并且，以太网PHY控制器通过ENET-CLK与一个50M晶体谐振器18连接，用于产生收发数据共用的参考时钟。

进一步的，以太网PHY控制器与网络变压器之间通过4个信号相连接，使用的网络变压器与RJ45接口是一体的，也可以使用网络变压器与RJ45接口是分开的实现方式。以太网PHY控制器与网络变压器之间的信号包括：TD+、TD-、RD+和RD-，其中TD+和TD-：以太网数据发送信号，差分信号；RD+和RD-：以太网数据接收信号，差分信号。

进一步的，该装置还可以包括电源17，电源17与嵌入式控制器11连接，用于为嵌入式控制器11供电。其中电源17的电压可以为3.3V。

实施例三

图3为本实用新型实施例三中的数据交换方法的流程图，本实施例可适用于实现数据交换的情况，该方法可以由上述实施例中的数据交换装置执行。该方法具体可以包括：

S110、嵌入式控制器获取以太网模块接收的以太网数据。

其中，以太网数据可以来自外部的第三方器件或者设备，具体的来源本实施例中不作限定。以太网数据经过以太网模块中的RJ45接口(包括网络变压器)到以太网PHY控制器，嵌入式控制器可以通过以太网协议从该以太网PHY控制器中将以太网数据提取出来。

S120、嵌入式控制器对以太网数据进行数据转换，并将数据转换之后的以太网数据通过串行外设接口总线发送给FPGA芯片和\/或闪存芯片。

其中，数据转换可以包括将以太网数据转换为适合串行外设接口总线接口的数据，和\/或，将适合串行外设接口总线接口的数据转换为以太网数据。串行外设接口总线为4线制的总线。

具体的，嵌入式控制器获取到以太网模块接收的以太网数据之后，将以太网数据转换为适合串行外设接口总线接口的数据，并将数据转换之后的适合串行外设接口总线接口的数据通过串行外设接口总线发送给FPGA芯片和\/或闪存芯片。

进一步的，S120之后，还可以包括S130-S140(图中未示出)，具体的：

S130、嵌入式控制器通过串行外设接口总线获取FPGA芯片和\/或闪存芯片中的数据，并对数据进行数据转换。

具体的，由于嵌入式控制器是串行外设接口的主机，FPGA芯片和闪存芯片为串行外设接口的从机，嵌入式控制器主动通过串行外设接口总线获取FPGA芯片和\/或闪存芯片中的数据，并且将适合串行外设接口总线接口的数据转换为以太网数据。

S140、嵌入式控制器将数据转换之后的数据发送给以太网模块。

嵌入式控制器可以将数据转换之后的以太网数据通过以太网协议将以太网数据发送到以太网模块的以太网PHY控制器上，再由以太网PHY控制器将以太网数据从RJ45接口(包括网络变压器)发送给外部的第三方器件或者设备。

本实施例的技术方案，通过嵌入式控制器获取以太网模块接收的以太网数据，嵌入式控制器对以太网数据进行数据转换，并将数据转换之后的以太网数据通过串行外设接口总线发送给FPGA芯片和\/或闪存芯片；嵌入式控制器对以太网数据进行数据转换，并将数据转换之后的以太网数据通过串行外设接口总线发送给FPGA芯片和\/或闪存芯片，嵌入式控制器将数据转换之后的数据发送给以太网模块。本实施例将现有技术中的并行总线的通信方式修改为串行外设接口总线，并通过串行外设接口总线实现FPGA芯片与以太网模块、闪存芯片与以太网模块之间的数据交换，避免占用大量的输入\/输出接口，并且使得印制电路板的设计难度降低，进而节约了大量的资源，降低了成本。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

设计图

一种数据交换装置论文和设计

一种数据交换装置论文和设计-李子樵

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢