导读:本文包含了接口逻辑论文开题报告文献综述及选题提纲参考文献，主要关键词:现场可编程逻辑门阵列,高速串行计算机扩展总线标准,直接存储器访问
接口逻辑论文文献综述
秦固平,毛瑞娟,杨小勇,常振杰[1]（2019）在《一种PCIe接口逻辑的FPGA实现》一文中研究指出针对无线电监测设备中数据传输接口大带宽、高性能和高效率的性能要求,以数字接收机中数字处理板卡作为端点设备,以工控板作为根复合体设计了一种基于FPGA的PCIe接口逻辑。详细讨论了PCIe DMA写逻辑各个模块的工作原理和设计思想,最终实现了数据以DMA模式从端点设备写入根复合体的高速传输。测试结果表明,DMA写数据传输带宽最高可达8.5 Gbps。(本文来源于《无线电工程》期刊2019年04期）
张霞[2]（2018）在《厂用电快切装置动作逻辑及对外接口典型图的设计》一文中研究指出快切装置已经在国内外发电厂的厂用电系统中普遍应用。在涉外工程中,我们提供的指导现场施工接线的是装置的对外接口图。我们把装置相关的开入和开出统称为对外接口。这种对外接口图一旦形成典型图,我们就不必再依赖快切设备厂家的图纸资料来完成设备对外线缆联系,就可以最终给设计、设备生产和施工节约时间和成本。(本文来源于《科技资讯》期刊2018年33期）
孟庆琳[3]（2018）在《基于Zynq的CMOS传感器接口逻辑电路优化设计及图像处理技术研究》一文中研究指出随着科学技术的发展,现代工业自动化生产过程中需要识别各种零件、读取标签字码、监控工业现场。但这些需要高效的、长时间监视的、机械的任务并不适合人工作业,人工视觉难以满足社会生产需求,所以机器视觉应运而生。由于机器视觉系统具有高准确性、高自动化,能够实现测量和判断任务,同时避免危险工作环境中人工作业带来的风险,因此机器视觉系统被逐渐应用到各种工业自动化生产中。图像采集处理是机器视觉中重要的技术核心,是机器视觉中不可或缺的一环。选择在Zynq的PL端(实质为FPGA)实现接口驱动电路及数据采集,利用其硬件固有的快速特性,能够大幅度提高系统的吞吐量和计算性能。并以斑点检测为例,阐述了基于Zynq实现图像处理软硬件协同的方法与过程。斑点检测作为机器视觉的重点内容之一,是实现特征生成与识别等图像处理的预处理环节,广泛应用于自动化工业生产中如固定零件的螺丝及垫片的检测、切削及钻孔加工的有无检测等。Zynq-7000系列采用ARM+FPGA结构,充分发挥两者优势,兼备高性能与低功耗,并能够灵活扩展。围绕基于Zynq的传感器接口逻辑优化设计及图像处理技术,本文主要研究以下几方面内容:(1)基于Zynq的PL端实现图像传感器接口逻辑功能模块优化设计:为了读出CMOS传感器的图像数据,需要通过Zynq的PL端实现接口逻辑电路。对功能模块进行设计优化,使得各功能模块设计更加合理,性能进一步提升;(2)完善接口逻辑电路中触发控制接口,实现随机触发;(3)实现斑点检测中预处理部分硬件加速,完成软硬件协同设计中硬件设计,主要包括:基于HLS的预处理、基于Opencv的预处理模块功能仿真、预处理设计的配置、编译、调试以及系统集成;(4)实现斑点检测中软件部分图像处理,完成软硬件协同设计中软件设计,主要包括:求得二阶高斯模板、进行卷积运算及判断斑点。(本文来源于《南京邮电大学》期刊2018-11-14）
王翔[4]（2018）在《基于自动对齐算法的Python300图像传感器接口逻辑电路设计》一文中研究指出图像传感器按照接口数据传输方式可分为并行接口图像传感器和串行接口图像传感器,LVDS接口的图像传感器是串行接口图像传感器的一种,可以提供很高的帧率和抗干扰传输能力。图像传感器的逻辑接口,负责接收传输过来的原始图像数据,并进行解码、时序同步等操作,输出相应分辨率的图像数据,供后续处理或者显示。字对齐操作是指在高速的LVDS串行数据中找到正确的起始采样点,它是将LVDS高速串行数据恢复成低速并行数据的重要(本文来源于《电子世界》期刊2018年20期）
张家铭[5]（2018）在《基于FPGA的SRIO接口逻辑设计》一文中研究指出随着现代雷达信号处理系统的发展,它对数据处理和传输能力、延时等都有非常高的要求,因此目前多使用多核异构处理器来实现雷达信号处理系统,此时就需要在不同处理器之间进行高速数据通信。SRIO协议以其高效率、低延时等特性被广泛应用。本文研究了在FPGA端实现Rapid IO接口的方法。(本文来源于《中国战略新兴产业》期刊2018年24期）
朱建平[6]（2018）在《阿拉伯逻辑——亚里士多德逻辑与中世纪逻辑的交汇与接口》一文中研究指出从公元8世纪起,阿拉伯人开始大量翻译古希腊哲学家亚里士多德的逻辑着作,史称"阿拉伯翻译运动"。许多阿拉伯学者在这场翻译和研究活动中结合阿拉伯文化自身特点,在亚里士多德逻辑学基础上创造了具有阿拉伯民族特色的"阿拉伯逻辑",尽管这种逻辑的本质仍是古希腊的逻辑传统,但他们还是从以下几个方面丰富和发展了逻辑科学:(1)阿尔法拉比归纳论证的叁段论理论;(2)阿尔法拉比的未来偶然陈述的学说;(3)阿维森纳的条件命题理论;(4)阿维森纳的模态逻辑的时态结构理论;(5)阿威罗伊的亚里士多德模态叁段论理论的重构。繁荣的阿拉伯逻辑的历史价值还在于它是一个交汇地和接口处,借助于阿拉伯的翻译运动和逻辑研究,亚里士多德逻辑学被陆续介绍到西方的拉丁世界,事实上,许多中世纪拉丁逻辑的着名创新是从阿拉伯逻辑中借用过来的。(本文来源于《人文杂志》期刊2018年04期）
刘洪光[7]（2018）在《基于芯片SLTS接口的测试逻辑电路设计》一文中研究指出随着网络时钟同步技术的更迭,提出了新的芯片时钟同步接口方案——SLTS(单线授时,Single Line Time Service),SLTS接口解决了原有接口走线资源浪费和刷新频率低的问题,具有亚微秒级的时间同步精度。作为新的芯片接口,SLTS没有配套的芯片测试系统,使得芯片回片后SLTS接口的功能难以得到保证。为了保证SLTS接口正确功能,缩短芯片开发周期,本文致力于开发一套SLTS接口的芯片自动化测试系统,完成SLTS接口的测试工作。芯片自动化测试系统开发工作包括硬件板级设计、自动化脚本设计、SLTS测试逻辑电路设计叁方面,本文主要对SLTS测试逻辑电路进行研究,包括localbus寄存器读写模块、SLTS发送模块和SLTS接收模块进的设计与仿真,并将测试逻辑下载到FPGA中进行实测分析。主要研究工作包括:1)为了解决MUC与测试逻辑电路通信的问题,在深入分析localbus通信协议基础上,设计了符合localbus总线协议的寄存器读写模块,仿真结果表明,该模块实现了MCU对测试逻辑电路内寄存器的读写控制,进而实现了对整个测试逻辑电路的控制。2)发送模块需要实现对88种测试向量产生和发送,采用状态机控制的方法对测试向量时序波形分段产生、分段控制,并设计了CRC运算电路子模块,实现了测试向量产生过程中CRC校验码的实时运算,仿真结果表明,该模块能够完成88种测试用例的产生和发送。3)测试向量输入到被测芯片后,需要对被测芯片的响应波形进行脉宽检测和数据提取。本文设计了接收模块,采用状态机将响应波形进行分段,每个状态分别进行脉宽检测和数据采样、存储,并设计了高精度脉宽检测子模块,仿真结果表明,该模块能正确完成响应波形的数据采样和脉宽检测,检测误差为±5ns。4)将测试逻辑下载到FPGA中,以华为公司A芯片为例进行实际测试。测试结果表明该测试系统在A芯片正常时钟同步和无法同步两种情况下,均能给出预期的测试结果,说明本文设计的测试逻辑电路功能满足了预期的设计需求。目前,该测试系统已经投入使用。(本文来源于《华南理工大学》期刊2018-04-10）
薛伟杰[8]（2018）在《基于接口逻辑模型的DTMF芯片顶层时序分析及优化设计方法研究》一文中研究指出随着超大规模集成电路设计进入深亚微米时代,一方面,人们由于芯片功能的极大提升而在日常的生活工作中获益匪浅,另一方面,由于特征尺寸的不断缩小,芯片的物理设计也变得越来越复杂,物理设计的耗时也越来越长。为了提高设计效率,芯片设计耗时不断减少,但是芯片设计规模越来越大,越来越多的人开始关注于减少物理设计耗时。于是,急需提供一种能够提高物理设计效率与竞争力的方法。本课题针对作者所在公司设计的一款具有信号收发功能的双音多频(DTMF,Dual Tone Multi Frequency)信号收发芯片的前端设计数据,利用cadence公司的数字后端物理综合工具innovus,研究基于接口逻辑模型的层次化物理设计方法,相对于传统的展平式物理设计,可显着减少设计耗时。首先,在分析DTMF芯片构架及设计规格的基础上,基于展平式物理设计,完成了该芯片物理实现及静态时序分析。其次,采用设计规划的方法在原有展平式物理设计中分离出results_conv和tdsp_core二模块并分别进行物理实现,创建了这两物理实现后模块的接口逻辑模型,通过顶层调入该接口逻辑模型完成整体设计的物理实现,最后将两个模块与顶层组装,完成整个芯片物理设计与静态时序分析。设计验证与结果的对比分析表明,在物理设计100%时序收敛并通过设计验证的情况下,基于接口逻辑模型的层次化物理设计耗时缩短了16.7%。本文研究结果表明,相比传统展平式物理设计,基于接口逻辑模型的层次化物理设计方法可显着缩短设计耗时,降低设计成本,提高物理设计效率与竞争力,对从事芯片后端设计的设计人员具有一定的参考价值。(本文来源于《西安电子科技大学》期刊2018-04-01）
张家铭[9]（2018）在《基于FPGA的SRIO接口逻辑设计》一文中研究指出随着现代雷达信号处理系统的发展,它对数据处理和传输能力、延时等都有非常高的要求,因此目前多使用多核异构处理器来实现雷达信号处理系统,此时就需要在不同处理器之间进行高速数据通信。SRIO协议以其高效率、低延时等特性被广泛应用。本文研究了在FPGA端实现Rapid IO接口的方法。(本文来源于《中国战略新兴产业》期刊2018年12期）
文常保,吴忠秉,雪程飞,姚世朋,李演明[10]（2017）在《一种用于逻辑分析仪的FPGA测试接口电路》一文中研究指出针对目前利用逻辑分析仪对FPGA进行测试时,各待测信号之间出现干扰现象及利用差分方式测量时浪费FPGA的I/O引脚资源的问题,提出了一种用于逻辑分析仪的FPGA测试接口电路实现方案。该方案由信号输入接口模块、单端信号转差分信号模块和信号输出接口模块组成。信号输入接口模块完成FPGA和测试接口电路之间的信号传输工作,单端信号转差分信号模块把单端信号转换成差分信号,信号输出接口模块将转换完成后的信号输出给逻辑分析仪。通过一个具体的FPGA信号测试实验表明,在采样深度分别为1、8、32 KB时,使用测试接口电路比没有使用时的测量相对误差分别减少了87.3%、90.2%、88.6%。(本文来源于《实验室研究与探索》期刊2017年11期）
接口逻辑论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
快切装置已经在国内外发电厂的厂用电系统中普遍应用。在涉外工程中,我们提供的指导现场施工接线的是装置的对外接口图。我们把装置相关的开入和开出统称为对外接口。这种对外接口图一旦形成典型图,我们就不必再依赖快切设备厂家的图纸资料来完成设备对外线缆联系,就可以最终给设计、设备生产和施工节约时间和成本。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
接口逻辑论文参考文献
[1].秦固平,毛瑞娟,杨小勇,常振杰.一种PCIe接口逻辑的FPGA实现[J].无线电工程.2019
[2].张霞.厂用电快切装置动作逻辑及对外接口典型图的设计[J].科技资讯.2018
[3].孟庆琳.基于Zynq的CMOS传感器接口逻辑电路优化设计及图像处理技术研究[D].南京邮电大学.2018
[4].王翔.基于自动对齐算法的Python300图像传感器接口逻辑电路设计[J].电子世界.2018
[5].张家铭.基于FPGA的SRIO接口逻辑设计[J].中国战略新兴产业.2018
[6].朱建平.阿拉伯逻辑——亚里士多德逻辑与中世纪逻辑的交汇与接口[J].人文杂志.2018
[7].刘洪光.基于芯片SLTS接口的测试逻辑电路设计[D].华南理工大学.2018
[8].薛伟杰.基于接口逻辑模型的DTMF芯片顶层时序分析及优化设计方法研究[D].西安电子科技大学.2018
[9].张家铭.基于FPGA的SRIO接口逻辑设计[J].中国战略新兴产业.2018
[10].文常保,吴忠秉,雪程飞,姚世朋,李演明.一种用于逻辑分析仪的FPGA测试接口电路[J].实验室研究与探索.2017
标签：现场可编程逻辑门阵列; 高速串行计算机扩展总线标准; 直接存储器访问;