阵列基板、显示面板和阵列基板的制造方法论文和设计-孙宏达

全文摘要

一种阵列基板、包括该阵列基板的显示装置和制造该阵列基板的方法。该阵列基板具有大电容的电容器并且可以允许有效利用其中的空间。该阵列基板包括：基底、遮光部分、薄膜晶体管和电容器。遮光部形成在基底的第一表面上。薄膜晶体管形成在遮光部远离基底的一侧，并且包括有源层。电容器形成在基底的第一表面上，并且包括第一电容电极和第二电容电极。第一电容电极和第二电容电极至少部分地在垂直于基底的第一表面的方向上相对设置。第一电容电极与遮光部分同层设置。并且，有源层在基底的第一表面上的正投影的至少一部分位于遮光部在基底的第一表面上的正投影中。

主设计要求

1.一种阵列基板，包括：基底；遮光部，形成在所述基底的第一表面上；薄膜晶体管，形成在所述遮光部远离所述基底的一侧，并且包括有源层；以及电容器，形成在所述基底的所述第一表面上，并且包括第一电容电极和第二电容电极；其中，所述第一电容电极和所述第二电容电极至少部分地在垂直于所述基底的所述第一表面的方向上相对设置；所述第一电容电极与所述遮光部分同层设置；并且所述有源层在所述基底的所述第一表面上的正投影的至少一部分位于所述遮光部在所述基底的所述第一表面上的正投影中。

设计方案

1.一种阵列基板，包括：

基底；

遮光部，形成在所述基底的第一表面上；

薄膜晶体管，形成在所述遮光部远离所述基底的一侧，并且包括有源层；以及

电容器，形成在所述基底的所述第一表面上，并且包括第一电容电极和第二电容电极；

其中，所述第一电容电极和所述第二电容电极至少部分地在垂直于所述基底的所述第一表面的方向上相对设置；

所述第一电容电极与所述遮光部分同层设置；并且

所述有源层在所述基底的所述第一表面上的正投影的至少一部分位于所述遮光部在所述基底的所述第一表面上的正投影中。

2.根据权利要求1所述的阵列基板，其中，所述第一电容电极由与所述遮光部相同的导电材料形成。

3.根据权利要求1所述的阵列基板，其中，所述第二电容电极与所述有源层同层设置，且由与所述有源层相同的材料制备。

4.根据权利要求1所述的阵列基板，其中，所述薄膜晶体管还包括栅极，并且

所述第二电容电极与所述栅极同层设置，且由与所述栅极相同的材料制备。

5.根据权利要求3或4所述的阵列基板，还包括：

第三电极，其中，

所述薄膜晶体管还包括源漏极，所述第三电极与所述源漏极同层设置，且由与所述源漏极相同的材料制备，并且

所述第三电极通过第一过孔电连接到所述第一电容电极。

6.根据权利要求5所述的阵列基板，其中，

所述第三电极至少部分地与所述第二电容电极在垂直于所述基底的所述第一表面的方向上相对。

7.根据权利要求5所述的阵列基板，还包括：

电源线；

所述第三电极与所述电源线同层设置，并且由相同的材料制备，并且所述第三电极电连接到所述电源线。

8.根据权利要求1或2所述的阵列基板，还包括

栅线和数据线，所述栅线和所述数据线分别与所述薄膜晶体管电连接；以及

电源线，所述电源线与所述第一电容电极或所述第二电容电极电连接，其中，

所述第一电容电极和第二电容电极至少之一在所述基底的第一表面上的正投影与所述栅线、所述数据线和所述电源线至少之一在所述基底的第一表面上的正投影至少部分重叠。

9.根据权利要求1或2所述的阵列基板，其中，

所述第一电容电极具有第一互补部分，所述第二电容电极具有第二互补部分，所述第一互补部分在所述基底的所述第一表面上的投影的形状与所述第二互补部分在所述基底的所述第一表面上的投影的形状互补。

10.根据权利要求1或2所述的阵列基板，其中，

所述薄膜晶体管还包括栅极和源漏极；

所述阵列基板还包括中间介电层，所述中间介电层设置于所述有源层、所述栅极和所述第二电容电极远离所述基底的一侧，且包括源漏极过孔；并且

所述源漏极形成在所述中间介电层远离所述基底的一侧，并且通过所述源漏极过孔与所述有源层电连接。

11.根据权利要求10所述的阵列基板，其中，

所述中间介电层包括第一介电层子部分和第二介电层子部分；

所述栅极在所述基底的所述第一表面上的正投影在所述第一介电层子部分在所述基底的所述第一表面上的正投影内；

所述第二介电层子部分在所述基底的所述第一表面上的正投影不与所述遮光部在所述基底的所述第一表面上的正投影重叠；

所述第一介电层子部分具有第一厚度；并且

所述第二介电层子部分具有第二厚度，所述第一厚度小于所述第二厚度。

12.根据权利要求7所述的阵列基板，还包括

平坦化层，设置于所述中间介电层、所述源漏极和所述第三电极远离所述基底的一侧。

13.根据权利要求9所述的阵列基板，还包括

发光元件，发光元件形成在所述平坦化层的远离所述基底一侧，其中，所述平坦化层包括第二过孔，所述发光元件通过所述第二过孔与所述源漏极之一电连接。

14.根据权利要求1所述的阵列基板，其中，

所述薄膜晶体管还包括栅极和源漏极，所述源漏极包括源极和漏极，所述第一电容电极和所述第二电容电极中的一个连接到所述源极和所述漏极中的一个，所述第一电容电极和所述第二电容电极中的另一个连接到所述栅极，并且所述源极和所述漏极中的另一个连接到一发光元件。

15.一种显示面板，包括：根据权利要求1-14中任一项所述的阵列基板。

16.一种阵列基板的制造方法，包括：

提供基底，所述基底包括第一表面；

在所述基底的所述第一表面上形成遮光部分和第一电容电极；

在所述遮光部分上形成薄膜晶体管，形成所述薄膜晶体管包括形成有源层；以及

形成第二电容电极，

其中，所述第一电容电极和所述第二电容电极在垂直于所述基底的所述第一表面的方向上相对设置，并且

所述有源层在所述基底的第一表面上的正投影的至少一部分位于所述遮光部的在所述基底的第一表面上的正投影中。

设计说明书

技术领域

本公开的实施例涉及阵列基板、包括该阵列基板的显示面板和阵列基板的制造方法。

背景技术

用于显示面板的阵列基板通常包括显示单元内的显示区域，显示单元包括多个像素，并且可以通过各个像素发射的光的组合显示图像。每个像素包括像素电路和发光元件，例如有机发光二极管(OLED)。像素电路包括存储电容器和驱动晶体管，并且可控制从发光元件的光发射。

发明内容

本公开的至少一些实施例提供一种阵列基板，该阵列基板包括基底、遮光部、薄膜晶体管和电容器。所述遮光部形成在所述基底的第一表面上。所述薄膜晶体管形成在所述遮光部远离所述基底的一侧，并且包括有源层。所述电容器形成在所述基底的所述第一表面上，并且包括第一电容电极和第二电容电极。所述第一电容电极和所述第二电容电极至少部分地在垂直于所述基底的所述第一表面的方向上相对设置。所述第一电容电极与所述遮光部分同层设置。并且，所述有源层在所述基底的所述第一表面上的正投影的至少一部分位于所述遮光部在所述基底的所述第一表面上的正投影中。

例如，在一些实施例中，所述第一电容电极由与所述遮光部相同的导电材料形成。

例如，在一些实施例中，所述第二电容电极与所述有源层同层设置，且由与所述有源层相同的材料制备。

例如，在一些实施例中，所述薄膜晶体管还包括栅极。所述第二电容电极与所述栅极同层设置，且由与所述栅极相同的材料制备。

例如，在一些实施例中，所述阵列基板还包括第三电极。所述薄膜晶体管还包括源漏极，所述第三电极与所述源漏极同层设置，且由与所述源漏极相同的材料制备。所述第三电极通过第一过孔电连接到所述第一电容电极。

例如，在一些实施例中，第三电极至少部分地与所述第二电容电极在垂直于所述基底的所述第一表面的方向上相对。

例如，在一些实施例中，所述阵列基板还包括电源线。所述第三电极与所述电源线同层设置，并且由相同的材料制备，并且所述第三电极电连接到所述电源线。

例如，在一些实施例中，所述阵列基板还包括栅线、数据线和电源线。所述栅线和所述数据线分别与所述薄膜晶体管电连接。所述电源线与所述第一电容电极或所述第二电容电极电连接。所述第一电容电极和第二电容电极至少之一在所述基底的第一表面上的正投影与所述栅线、所述数据线和所述电源线至少之一在所述基底的第一表面上的正投影至少部分重叠。

例如，在一些实施例中，所述第一电容电极具有第一互补部分，所述第二电容电极具有第二互补部分，所述第一互补部分在所述基底的所述第一表面上的投影的形状与所述第二互补部分在所述基底的所述第一表面上的投影的形状互补。

例如，在一些实施例中，所述薄膜晶体管还包括栅极和源漏极。所述阵列基板还包括中间介电层。所述中间介电层设置于所述有源层、所述栅极和所述第二电容电极远离所述基底的一侧，且包括源漏极过孔。所述源漏极形成在所述中间介电层远离所述基底的一侧，并且通过所述源漏极过孔与所述有源层电连接。

例如，在一些实施例中，所述中间介电层包括第一介电层子部分和第二介电层子部分。所述栅极在所述基底的所述第一表面上的正投影在所述第一介电层子部分在所述基底的所述第一表面上的正投影内。所述第二介电层子部分在所述基底的所述第一表面上的正投影不与所述遮光部在所述基底的所述第一表面上的正投影重叠。所述第一介电层子部分具有第一厚度。并且，所述第二介电层子部分具有第二厚度，所述第一厚度小于所述第二厚度。

例如，在一些实施例中，所述阵列基板还包括平坦化层，其设置于所述中间介电层、所述源漏极和所述第三电极远离所述基底的一侧。

例如，在一些实施例中，所述阵列基板还包括发光元件，所述发光元件形成在所述平坦化层的远离所述基底一侧。所述平坦化层包括第二过孔，所述发光元件通过所述第二过孔与所述源漏极之一电连接。

例如，在一些实施例中，所述薄膜晶体管还包括栅极和源漏极，所述源漏极包括源极和漏极，所述第一电容电极和所述第二电容电极中的一个连接到所述源极和所述漏极中的一个，所述第一电容电极和所述第二电容电极中的另一个连接到所述栅极，并且所述源极和所述漏极中的另一个连接到一发光元件。

本公开的至少一些实施例还提供一种显示面板，所述显示面板包括如上所述的阵列基板。

本公开的至少一些实施例还提供一种阵列基板的制造方法，所述方法包括：提供基底，所述基底包括第一表面；在所述基底的所述第一表面上形成遮光部分和第一电容电极；在所述遮光部分上形成薄膜晶体管，形成所述薄膜晶体管包括形成有源层；以及形成第二电容电极。所述第一电容电极和所述第二电容电极在垂直于所述基底的所述第一表面的方向上相对设置，并且所述有源层在所述基底的第一表面上的正投影的至少一部分位于所述遮光部的在所述基底的第一表面上的正投影中。

例如，在一些实施例中，形成所述薄膜晶体管还包括形成栅极和源漏极。

例如，在一些实施例中，通过同一构图工艺形成遮光部和第一电容电极，并且第一电容电极由与遮光部相同的导电材料形成。

例如，在一些实施例中，通过同一构图工艺形成第二电容电极和有源层，并且第二电容电极由与有源层相同的材料制备。

例如，在一些实施例中，通过同一构图工艺形成第二电容电极与栅极，且第二电容电极由与栅极相同的材料制备。例如，在一些实施例中，所述方法还包括形成第三电极。通过同一构图工艺形成源漏极和第三电极。第三电极由与源漏极相同的材料制备，并且第三电极通过第一过孔连接到第一电容电极。

例如，在一些实施例中，所述方法还包括：形成栅线；形成数据线；以及形成电源线。栅线和数据线交叉以界定像素区域。在垂直于基底的第一表面的方向上，第一电容电极的正投影与栅线、数据线和电源线至少之一的正投影至少部分重叠。

例如，在一些实施例中，所述方法还包括：在有源层、栅极和第二电容电极上覆盖中间介电层；以及在中间介电层中形成源漏极过孔。源漏极形成在中间介电层上，并且通过源漏极过孔与有源层连接。

例如，在一些实施例中，形成中间介电层包括：利用半色调掩模或灰色调掩膜形成中间介电层，以使得中间介电层包括第一介电层子部分和第二介电层子部分。在垂直于第一表面的方向上，第一介电层子部分在栅极正上方并且具有第一厚度，第二介电层子部分不与遮光部重叠并且具有第二厚度，第一厚度小于第二厚度。

例如，在一些实施例中，所述方法还包括：在中间介电层、源漏极和第三电极之上覆盖平坦化层；在平坦化层上中形成第二过孔；以及在平坦化层上形成发光元件。发光元件通过第二过孔与源漏极之一电连接。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1A和图1B示出了OLED显示装置的阵列基板的像素电路的示意性电路图；

图2示出了根据本公开的至少一实施例的阵列基板的剖视图；

图3示出了根据本公开的至少一实施例的阵列基板的示意性俯视图；

图4示出了根据本公开的另一实施例的阵列基板的示意性俯视图；

图5示出了根据本公开另一实施例的阵列基板的剖视图；

图6示出了根据本公开的至少一实施例的阵列基板的制造方法的流程图；并且

图7示出了根据本公开的至少一实施例的形成中间介电层的流程图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

显示面板包括阵列基板。阵列基板包括多个显示单元，每个显示单元包括多个像素。例如，每个显示单元包括红色像素、蓝色像素和绿色像素。可以通过这些像素发射的光的组合显示图像。每个像素可以包括像素电路和发光元件。像素电路可以包括存储电容器和薄膜晶体管。

图1A和图1B示出了根据OLED显示面板的阵列基板的像素电路的示意性电路图。AMOLED显示装置中使用的像素电路可以为2T1C像素电路，即利用两个TFT(Thin-filmtransistor，薄膜晶体管)和一个存储电容Cs来实现驱动发光元件发光的基本功能。图1A和图1B分别示出了两种2T1C像素电路的示意图。

如图1A所示，一种2T1C像素电路包括开关晶体管T0、驱动晶体管N0以及存储电容Cs。例如，该开关晶体管T0的栅极连接扫描线以接收扫描信号Scan1，该开关晶体管T0的例如源极连接到数据线以接收数据信号Vdata，该开关晶体管T0的漏极连接到驱动晶体管N0的栅极；驱动晶体管N0的源极连接到第一电压端以接收第一电压Vdd(高电压)，驱动晶体管N0的漏极连接到OLED的正极端；存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第一电压端；OLED的负极端连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。该2T1C像素电路的驱动方式是将像素的明暗(灰阶)经由两个TFT和存储电容Cs来控制。当通过扫描线施加扫描信号Scan1以开启开关晶体管T0时，数据驱动电路通过数据线送入的数据信号Vdata将经由开关晶体管T0对存储电容Cs充电，由此将数据信号Vdata存储在存储电容Cs中，此存储的数据信号Vdata控制驱动晶体管N0的导通程度，由此控制流过驱动晶体管以驱动OLED发光的电流大小，即此电流决定该像素发光的灰阶。在图1A所示的2T1C像素电路中，开关晶体管T0为N型晶体管而驱动晶体管N0为P型晶体管。

如图1B所示，另一种2T1C像素电路也包括开关晶体管T0、驱动晶体管N0以及存储电容Cs，但是其连接方式略有改变，且驱动晶体管N0为N型晶体管。图1B的像素电路相对于图1A的变化之处包括：OLED的正极端连接到第一电压端以接收第一电压Vdd(高电压)，而负极端连接到驱动晶体管N0的漏极，驱动晶体管N0的源极连接到第二电压端以接收第二电压Vss(低电压，例如接地电压)。存储电容Cs的一端连接到开关晶体管T0的漏极以及驱动晶体管N0的栅极，另一端连接到驱动晶体管N0的源极以及第二电压端。该2T1C像素电路的工作方式基本上与图1A所示的像素电路基本相同，这里不再赘述。

此外，对于图1A和图1B所示的像素电路，开关晶体管T0不限于N型晶体管，也可以为P型晶体管，由此控制其导通或截止的扫描信号Scan1的极性进行相应地改变即可。

OLED显示装置通常包括多个按阵列排布的像素单元，每个像素单元例如可以包括像素电路。在OLED显示装置中，各个像素电路中的驱动晶体管的阈值电压由于制备工艺可能存在差异，而且由于例如温度变化的影响，驱动晶体管的阈值电压可能会产生漂移现象。因此，各个驱动晶体管的阈值电压的不同可能会导致显示不良(例如显示不均匀)，所以就需要对阈值电压进行补偿。同时在处于关态时，由于漏电流的存在，也可能会导致显示不良。因此，还可以在2T1C的基本像素电路的基础上提供了其他具有补偿功能的像素电路，补偿功能可以通过电压补偿、电流补偿或混合补偿来实现，具有补偿功能的像素电路例如可以为4T1C或4T2C等，这里不再详述。此外，发明人发现，这些像素电路期望提供具有更大电容的电容器以提高像素电路的控制性能，并且同时期望电容器占用更小的空间，以方便阵列基板中的其他元件的布置。

应当注意的是，本公开的实施例不限于上述像素电路的配置。根据本公开的实施例的阵列基板的结构可以应用于包括电容器和薄膜晶体管的各种阵列基板。

根据本公开的一些实施例提供了一种阵列基板，其包括：基底、遮光部、薄膜晶体管和电容器。基底包括第一表面。遮光部形成在基底的第一表面上。薄膜晶体管形成在遮光部远离所述基底的一侧，并且包括有源层。电容器形成在所述基底的所述第一表面上，并且包括第一电容电极和第二电容电极。第一电容电极和第二电容电极至少部分地在垂直于基底的第一表面的方向上相对设置。第一电容电极与遮光部同层设置。有源层在基底的第一表面上的正投影的至少一部分位于遮光部在基底的第一表面上的正投影中。

在本公开的上述实施例中，由于将电容器的第一电容电极与遮光部同层设置，阵列基板中的空间被有效利用。并且，第一电容电极的面积相对于非设置为与遮光部同层的情形，可以设置成更大，以在阵列基板中提供具有较大电容的电容器。

图2示出了根据本公开的至少一实施例的阵列基板100的剖视图。如图2所示，阵列基板100包括基底110、遮光部121、薄膜晶体管、电容器、发光元件、多个绝缘层和多个信号线。

图2中的薄膜晶体管例如对应于图1A和图1B中的薄膜晶体管N0，作为驱动晶体管使用，其可以包括有源层141、栅极170和源漏极181。电容器可以包括第一电容电极122、第二电容电极142和第三电极182。

多个绝缘层例如设置在阵列基板100的各个电极(或电极层)之间，以使得电极彼此电绝缘。例如，多个绝缘层可以包括缓冲层130(buffer)、栅极绝缘层(GI)160、中间介电层(ILD)150、平坦化层(PLN)190和像素限定层(PDL)250等。

多条信号线例如可以包括栅线320、数据线310和电源线183(分别用于提供电源电压Vdd或电源电压Vss)等。例如，栅线和数据线交叉限定了像素区域，像素电路形成在该像素区域中，电源线183为该像素电路提供电源电压。

基底110包括第一表面111(也即图中的上表面)。基底110可以是刚性基底或柔性基底。例如，基底110的材料可以是玻璃、聚酰亚胺、聚碳酸酯、聚乙烯、聚丙烯酸酯或聚对苯二甲酸乙二醇酯等。

电容器的第一电容电极122和遮光部121同层设置，并且均设置在基底110的第一表面111上。由于第一电容电极122与遮光部121同层设置，因此，有效利用了阵列基板100中的空间；并且，可以将第一电容电极122在像素区域中设置成较大的面积，以增大电容器的电容，从而提高像素电路的控制性能。

在本实施例中，第一电容电极122和遮光部121均包括在形成在基板的第一表面111上的第一导电层120中。第一电容电极122由与遮光部121相同的导电材料形成。因此，可以通过同一构图工艺来形成第一电容电极122和遮光部121，这有利于简化制造工艺和降低制造成本。第一导电层120可以包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo等中的一种或更多种。第一导电层120可以为单个金属层也可以为多个金属层(金属叠层)。

在本实施例中，第一导电层120由Mo形成。并且可以利用干刻蚀制备第一导电层120，以减小坡度角。这样，一方面，可以避免金属线爬坡，另一方面，可以在与其他金属层边缘交接处避免各无机层坡度过陡。

例如，第一电容电极122可以与遮光部121彼此独立而绝缘，或者彼此电连接，例如一体形成。

缓冲层130覆盖在基底110的第一表面111和第一导电层120上，即，覆盖在基底110的第一表面111、遮光部121和第一电容电极122上，防止基底110中的杂质离子对之后将在缓冲层130上形成的电路元件造成不利影响。

在本实施例中，第二电容电极142与有源层141同层设置，且均形成在缓冲层130上。

在垂直于基底110的第一表面111的方向上，有源层141的正投影的一部分(例如，包括沟道区1411的部分)位于遮光部121的正投影中。也就是说，有源层141在基底110的第一表面111上的正投影的一部分(例如，包括沟道区1411的部分)位于遮光部121在基底110的第一表面111上的正投影中。遮光部121用于阻挡光线从外部入射到有源层141上，以避免薄膜晶体管因其有源层141受到光照而导致的性能下降。在其他示例中，在垂直于基底110的第一表面111的方向上，有源层141的正投影的全部位于遮光部121的正投影中。

有源层141可以包括多晶硅(例如低温多晶硅或高温多晶硅)或氧化物半导体。例如，有源层141包括未用杂质掺杂(n掺杂或p掺杂)的沟道区1411以及位于沟道区1411的相对侧处并且用杂质掺杂的源区1413和漏区1412。例如，第二电容电极142可以为被杂质掺杂，因此相对于未掺杂的情形具有更好的导电性。

在垂直于基底110的第一表面111的方向上，第一电容电极122和第二电容电极142至少部分地相对设置，并且二者之间设置有缓冲层130。因此，第一电容电极122和第二电容电极142可以形成第一电容器，其中缓冲层130作为第一电容电极122和第二电容电极142之间的介电材料。

例如，第二电容电极142可以由与有源层141相同的材料制备。也就是说，第二电容电极142和有源层141均包括在形成在缓冲层130上的半导体层140中。因此，第二电容电极142和有源层141可以通过同一构图工艺来形成，这有利于简化制造工艺和降低制造成本。

需要说明的是，第二电容电极142不限于与有源层141同层设置，只要第一电容电极122和第二电容电极142至少部分地相对设置，并且二者之间设置有绝缘层，以形成第一电容器即可。在其他实施例中，第二电容电极142还可以与栅极170同层设置，且由与栅极170相同的材料、通过同一构图工艺制备，或者，第二电容电极142还可以与源漏极181同层设置，且由与源漏极181相同的材料、通过同一构图工艺制备。

返回参照图2，栅极绝缘层160形成在有源层141上，并且栅极170形成在栅极绝缘层160上。例如，栅极170与有源层141的沟道区1411重叠。栅极绝缘层160可以形成为氮化硅(SiNx)或氧化硅(SiO2)的单层或者氮化硅(SiNx)和氧化硅(SiO2)的堆叠层。如图所示，栅极绝缘层160和栅极170形成为相同的图案，因此具有相同的截面轮廓，例如，二者通过同一构图工艺制备。

中间介电层150覆盖在栅极170、有源层141和第二电容电极142上，对栅极170、有源层141和第二电容电极142起到保护作用；又例如，在如下所述的一些实施例中，中间介电层150还可以部分地起到平坦化的作用。中间介电层150可以采用无机绝缘材料或有机绝缘材料制备。

源漏极181和第三电极182形成在中间介电层150上。第三电极182与源漏极181同层设置，并且由与源漏极181相同的材料制备。也就是说，第三电极182和源漏极181均包括于形成在中间介电层150上的第二导电层180中。因此，第三电极182和源漏极181可以通过同一构图工艺来形成，这有利于简化制造工艺和降低制造成本。第二导电层180可以包括Au、Ag、Cu、Ni、Pt、Pd、Al、Mo等中的一种或更多种。第二导电层180可以为单层金属也可以为多层金属。

源漏极181可以包括第一源漏极1811和第二源漏极1812，例如在本实施例中，分别为漏极和源极。或者，在其他实施例中，第一源漏极1811和第二源漏极1812也可以分别为源极和漏极。第一源漏极1811和第二源漏极1812可以分别通过形成在中间介电层150中的源漏极过孔与有源层141的漏区1412和源区1413电连接。

在本实施例中，第三电极182与第一电容电极122通过贯穿中间介电层150和缓冲层130的第一过孔电连接。

在其他实施例中，栅极绝缘层160也可以不与栅极170形成为相同的图案，例如，覆盖全部半导体层140，并且其中形成有过孔以允许第一源漏极1811和第二源漏极1812与有源层141的漏区1412和源区1413电连接，以及允许第三电极182与第一电容电极122电连接。

第一电容电极122可以通过第三电极182连接到信号线，例如，电源线183。如图所示的实施例中，电源线183也形成在第二导电层180中。因此，第三电极182、源漏极181和电源线183同层设置。此外，第三电极182、源漏极181和电源线183可以由相同的材料制备。因此，可以通过同一构图工艺形成第三电极182、源漏极181和电源线183，从而简化制造工艺并降低制造成本。另外，第三电极182可以电连接到电源线183，以控制第三电极182的电压，例如，可以与电源线183一体成形。

在本实施例中，第三电极182本身还可以作为电容器的一部分，以增加电容量。第三电极182至少部分地与第二电容电极142在垂直于基底110的第一表面111的方向上相对。因此，在第一电容电极122与第二电容电极142的一部分形成第一电容器的同时，第三电极182与第二电容电极142的另一部分形成第二电容器。由于第三电极182与第一电容电极122电连接，因此第一电容器和第二电容器并联设置，该二者共同形成具有更大电容的电容器。

因此，与遮光部121同层设置的第一电容电极122和第二电容电极142的一部分扩展了第二电容器的一对电极板的面积，从而增大了第二电容器的电容大小，例如，该电容大小大致等于第一电容器的电容。反之，第三电极182和第二电容电极142的另一部分扩展了第一电容器的一对电极板的面积，从而增大了第一电容器的电容大小，例如，该电容大小大致等于第二电容器的电容。

由于通过设置在不同层的电极形成具有更大电容的电容器，因此，有效利用了阵列基板100的空间。

在其他实施例中，阵列基板100也可以不包括第三电极182，第一电容电极122可以直接连接到信号线或者其他导体部分。在其他实施例中，第三电极182可以不与第二电容电极142形成第二电容器，例如，仅由第一电容电极122和第二电容电极142形成电容器。

此外，阵列基板100可以包括多个信号线。第一电容电极122和第二电容电极142可以分别延伸为在垂直于基底110的第一表面111的方向上与多个信号线的至少一个重叠。该多条信号线例如为数据线310、栅线320和电源线183，由此可以进一步利用例如像素区域内的空间以增加电容量。

图3示出了根据本公开的至少一实施例的阵列基板100的示意性俯视图。如图3所示，阵列基板100包括信号线，信号线包括数据线310、栅线320和电源线183(为了清楚的目的，在图3中只示出了一条数据线310、一条栅线320和一条电源线183，但本公开的实施例不限于此)。例如，栅线320和数据线310交叉以界定像素区域。在图3中的左侧的像素区域中示出了第一导电层120和第二导电层180，在图3中的右侧的像素区域中示出了半导体层140和第二导电层180，而省略了其他结构。

如图2和图3所示，第一电容电极122和第二电容电极142可以分别延伸到电源线183之下。也就是说，第一电容电极122和第二电容电极142的正投影与该电源线183的正投影至少部分重叠。例如，如图2所示，电源线183形成在中间介电层150上，并且包括于第二导电层180中。因此，这进一步增大了第一电容电极122和第二电容电极142所形成的第一电容器的一对电极板的面积，从而增大了阵列基板100中的电容器的电容。例如，该电源线183可以电连接到第三电极183，如上所述。在另外的实施例中，例如，该电源线183可以电连接到第二电容电极142或者第一电容电极122，以控制第二电容电极142或者第一电容电极122的电压，但本公开的实施例不限于此。例如，该电源线183可以连接到源极电源电压Vss，但本公开的实施例不限于此。

此外，在一些实施例中，第一电容电极122具有第一互补部分，第二电容电极142具有第二互补部分，该第一互补部分在基底110的第一表面111上的投影与第二互补部分在基底110的第一表面111上的投影形状互补。例如，在一示例中，如图3所示，第一电容电极122的第一互补部分为矩形，第二电容电极142的第二互补部分为矩形，该矩形的第一互补部分和该矩形的第二互补部分互补。因此，可以减小在形成平坦化层190(将在后面描述)前，阵列基板100的上表面具有的最大厚度差(段差)。第一互补部分和第二互补部分不限于是矩形，还可以为其他形状，例如，三角形或其他不规则形状。

图4示出了根据本公开的另一实施例的阵列基板100的示意性俯视图。如图4所示，阵列基板100包括信号线，信号线包括一条数据线310、一条栅线320和一条电源线183(为了清楚的目的，在图4中只示出了一条数据线310、一条栅线320和一条电源线183，但本公开的实施例不限于此)。例如，栅线320和数据线310交叉以界定像素区域。在图4中的左侧的像素区域中示出了第一导电层120和第二导电层180，在图4中的右侧的像素区域中示出了半导体层140和第二导电层180，而省略了其他结构。

如图4所示，第一电容电极122和第二电容电极142可以分别延伸到数据线310之下。也就是说，第一电容电极122和第二电容电极142的正投影与该数据线310的正投影至少部分重叠。因此，这进一步增大了第一电容电极122和第二电容电极142所形成的第一电容器的一对电极板的面积，从而增大了阵列基板100中的电容器的电容。

返回参照图2，平坦化层190覆盖在第三电极182、源漏极181和中间介电层150之上。平坦化层190用于形成平坦表面，以在该平坦表面上形成发光元件。发光元件形成在平坦化层190的平坦表面(即，图2中的上表面)上，从而可以具有相对均匀的特性。

在本实施例中，发光元件为有机发光二极管(OLED)。此外，发光元件也可以为量子点发光二极管(QLED)等，本公开的实施例不限于此。例如，在其他实施例中，阵列基板可以为用于液晶显示装置、电子纸显示装置的阵列基板，此时在阵列基板的平坦化层上无需形成发光元件；例如，对于液晶显示装置的情形而言，阵列基板的平坦化层上形成用于控制液晶材料偏转的像素电极，还可以进一步形成于像素电极同层或不同层的公共电极；对于电子纸显示装置的情形，阵列基板的平坦化层上像素电极以及电子墨水层，像素电极作为用于施加驱动电子墨水中的带电微颗粒移动以进行显示操作的电压。

以有机发光二极管为例，有机发光二极管包括第一驱动电极210、第二驱动电极230以及在第一驱动电极210和第二驱动电极230之间的发光层220。第一驱动电极210形成在平坦化层190的平坦表面上，发光层220形成在第一驱动电极210上，第二驱动电极230形成在发光层220上。

此外，阵列基板100还包括像素限定层250，其具有开口以界定发光区域，该发光层220形成在该开口中。例如，第二驱动电极230可以为公共电极，其可以设置在整个或部分显示区域上，覆盖多个像素，即由多个像素共用。当在第一驱动电极210和第二驱动电极230之间施加适当电压时，第一驱动电极210和第二驱动电极230中的一个将空穴注入到发光层220中，另一个将电子注入到发光层220中。电子和空穴在发光层220中彼此再结合以产生激子，并且通过激子从激发态落回到基态时产生的能量发光。

例如，图中的实施例中，有机发光二极管可以为顶发射结构，但是根据需要也可以为底发射结构或者双侧发射结构，本公开的实施例不限于此。

包封层(或者封装层)240覆盖在第二驱动电极230上。包封层240可以将有机发光二极管密封，从而减少或防止由环境中包括的湿气和\/或氧引起的有机发光二极管的劣化。例如，包封层240可以包括无机层和有机层堆叠的结构。

如上所述的发光层220可以通过蒸镀或者打印的方式形成。与通过蒸镀方式形成的发光层220相比，通过打印方式形成的发光层220具有更高的色彩指向性，为有机发光二极管显示带来了色彩方面的提高。图2中示出的第一驱动电极210具有平坦的表面。但是，如果发光层220所打印到的表面具有凹凸结构，将导致发光层220的厚度不均匀；进而，发光层220的厚度的不均匀将导致不同像素之间的发光不均、寿命减少等。因此，如果改善发光层220所打印到的表面的平坦度，则相应地可以改善采用该阵列基板的显示装置的显示效果。

如图2所示，阵列基板100由遮光部121、有源层141、栅极绝缘层160、栅极170、中间介电层150、源漏极层181和平坦化层190形成一叠层。在该叠层上形成发光元件。然而，由于有源层141、栅极绝缘层160、栅极170、源漏极层181等结构具有特定的图案，因此，相对于相应结构不存在的部分区域，在相应结构存在的部分区域，该叠层的高度被增高，从而造成该叠层具有凹凸不平的表面。例如，在该叠层中对应于栅极170所在的部分区域，有源层141、栅极绝缘层160和栅极170在垂直于基底110的第一表面111的方向上的叠加导致该部分区域尤其具有增高的高度，从而导致该叠层的凹凸不平。

如上所述，平坦化层190覆盖在第三电极182、源漏极181和中间介电层150之上，并且平坦化层190用于形成平坦表面(例如，图2中平坦化层的上表面)，以在该平坦表面上形成发光元件。

但是，如果形成平坦化层190之前的叠层的表面高度差特别大，则不利于平坦化层190形成平坦表面。因此，可能导致无法形成平坦表面或者需要形成较厚的平坦化层190(这将导致形成较厚的阵列基板100)。

因此，为了降低形成平坦化层190之前的叠层的表面高度差，一方面，可以减小有源层141、栅极绝缘层160、栅极170、源漏极层181等导致的表面高度差，另一方面，可以通过中间介电层150等补偿这些表面高度差。

例如，在本实施例中，通过设置第一电容电极122而将遮光部121(或者说，第一导电层120)的覆盖面积扩展，从而减小了由于局部设置的遮光部121而导致的厚度不均匀。此外，在其他实施例中，附加于第一电容电极122或替代第一电容电极122，还可以将遮光部121的覆盖面积进一步扩展到在垂直于基底110的第一表面111的方向上不与栅极170重叠的其他部分区域，或者不与其他信号线(例如栅线、数据线、电源线)重叠的其他部分区域，从而减小了由于局部设置的遮光部121而导致的厚度不均匀。

例如，在本实施例中，通过设置第二电容电极142而将有源层141(或者说，半导体层140)的覆盖面积扩展，从而减小了由于局部设置的有源层141而导致的厚度不均匀。此外，在其他实施例中，附加于第二电容电极142或替代第二电容电极142，还可以将有源层141的覆盖面积进一步扩展到不与栅极170不重叠的其他部分区域，或者不与其他信号线(例如栅线、数据线、电源线)重叠的其他部分区域，从而减小了由于局部设置的遮光部121而导致的厚度不均匀。

此外，例如，在本实施例中，为了降低由于栅极170等结构而导致的厚度不均匀，将中间介电层150配置为具有第一介电子部分151和第二介电子部分152。栅极170在基底110的第一表面111上的正投影在第一介电层子部分151在基底110的第一表面111上的正投影内。第二介电层子部分152在基底110的第一表面111上的正投影不与遮光部121在基底110的第一表面111上的正投影重叠。并且，第一介电层子部分151具有第一厚度d1，并且第二介电层子部分152具有第二厚度d2，该第一厚度d1小于该第二厚度d2。具体地，在垂直于基底110的第一表面111的方向上，该第一介电子部分151在栅极170的正上方并且具有第一厚度d1，并且该第二介电子部分152不与遮光部121重叠并且具有大于第一厚度d1的第二厚度d2。因此，在不同位置具有不同厚度的中间介电层150补偿了栅极170导致的厚度不均匀。

例如，在中间介电层150具有大致均匀的厚度的情况下，在形成平坦化层190前，阵列基板100的上表面具有大约1μm的最大厚度差(段差)，这导致平坦化层无法使该厚度差完全平坦化。在中间介电层150形成为具有第一介电子部分151和第二介电子部分152以补偿由栅极170导致的不均匀性的情况下，在形成平坦化层190前，阵列基板100的上表面具有大约0.4-0.6μm的最大厚度差。因此，中间介电层150补偿了栅极170导致的厚度不均匀。并且，由于中间介电层150降低了平坦化层190的平坦化难度，因此，为平坦化层190的材料的选择提供了更多的可能。

在上述实施例中，通过扩展第一电容电极122或遮光部121所在区域、扩展第二电容电极142所在区域以及调整中间介电层150在不同区域中的厚度(或厚度差)等方式，来使得中间介电层150的与基底110相对的表面具有更小的起伏，以使得在中间介电层150上形成的平坦化层190的表面可以具有更好的平坦化程度，这些方式可以独立使用，也可以任意结合使用，本公开的实施例对此不作限制。

该中间介电层150例如可以利用半色调掩模或者灰色调掩模形成，以具有第一介电子部分151和第二介电子部分152。

图5示出了根据本公开另一实施例的阵列基板400的剖视图。

与图2所示的阵列基板400类似地，如图5所示，根据该实施例的阵列基板400包括基底410、遮光部421、薄膜晶体管、电容器、发光元件、多个绝缘层和多个信号线。

薄膜晶体管可以包括有源层441、栅极471和源漏极481。电容器可以包括第一电容电极422、第二电容电极472和第三电极482。

例如，多个绝缘层包括缓冲层430、栅极绝缘层460、中间介电层450、平坦化层490和像素限定层等。

多个信号线例如可以包括栅线、数据线和电源线483(Vdd、Vss或Vdd等)等。

基底410包括第一表面411。电容器的第一电容电极422和遮光部421同层设置，并且均设置在基底410的第一表面411上。第一电容电极422由与遮光部421相同的导电材料形成。

缓冲层430覆盖在基底410的第一表面411、遮光部421和第一电容电极422上。

有源层441形成在缓冲层430上。有源层441的正投影的至少一部分位于遮光部421的正投影中。栅极绝缘层460覆盖在有源层441上。

与图2所示的实施例不同的是，在图4所示的实施例中，第二电容电极472与栅极471同层设置。例如，第二电容电极472与栅极471均形成在栅极绝缘层460上。并且，第二电容电极472由与栅极471相同的材料形成。第一电容电极422和第二电容电极472至少部分地相对设置，并且二者之间设置有缓冲层430和栅极绝缘层460作为介电材料，以形成第一电容器。

中间介电层450覆盖在第二电容电极472、栅极471和栅极绝缘层460上。

与图2所示的实施例类似地，在图4所示的实施例中，源漏极481和第三电极482形成在中间介电层450上。第三电极482与源漏极481同层设置，并且由与源漏极481相同的材料制备。第三电极482与第一电容电极422通过贯穿中间介电层450、栅极绝缘层460和缓冲层430的第一过孔电连接。

第三电极482至少部分地与第二电容电极472在垂直于基底410的第一表面411的方向上相对。因此，在第一电容电极422与第二电容电极442的一部分形成第一电容器的同时，第三电极482与第二电容电极442的另一部分形成第二电容器。由于第三电极482与第一电容电极422电连接，因此，第一电容器和第二电容器并联设置，该二者共同形成具有更大电容的电容器。

此外，第一电容电极422和第二电容电极472可以分别延伸成在垂直于基底410的第一表面411的方向上与多个信号线的至少一个，例如电源线483，重叠。

平坦化层490覆盖在第三电极482、源漏极481和中间介电层450之上。发光元件形成在平坦化层490上。

本公开的至少一实施例还提供一种显示装置，其例如包括如上所述实施例的阵列基板100、400中的任一。

本公开的至少一实施例还提供一种显示装置。该显示装置例如可以实现为：液晶面板、电子纸面板、有机发光二极管(OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

图6示出了根据本公开的至少一实施例的阵列基板的制造方法的流程图。该制造方法可以用于制造如上所述实施例的阵列基板100、400中的任一。

下面以阵列基板100为例对根据本公开的实施例的阵列基板的制造方法进行介绍，但是本公开的实施例并不限于所描述的具体示例。

如图2和图6所示，阵列基板100的制造方法包括如下步骤：

S110，提供基底110，基底110包括第一表面111；

S120，在基底110的第一表面111上形成遮光部121和第一电容电极122；

S130，在遮光部121上形成薄膜晶体管，包括形成有源层141、形成栅极170和形成源漏极181；

S140，形成第二电容电极142。

所形成的第一电容电极122和第二电容电极142在垂直于基底110的第一表面111的方向上相对设置。在垂直于所述基底110的方向上，有源层141的正投影的至少一部分位于遮光部121的正投影中。

例如，对于步骤S120，可以通过同一构图工艺形成遮光部121和第一电容电极122，并且第一电容电极122由与遮光部121相同的导电材料形成。因此，可以简化制造步骤和降低制造成本。

例如，对于步骤S130和步骤S140，可以通过同一构图工艺形成第二电容电极142和有源层141，并且第二电容电极142由与有源层141相同的材料制备。因此，可以简化制造步骤和降低制造成本。

在其他实施例中，如图5所示，对于步骤S130和步骤S140，可以通过同一构图工艺形成第二电容电极142与栅极170，且第二电容电极142由与栅极170相同的材料制备。

在其他实施例中，对于步骤S130和步骤S140，可以通过同一构图工艺形成第二电容电极142与源漏极181，且第二电容电极142由与源漏极181相同的材料制备。

此外，例如，如图6所示，该方法还可以包括以下步骤，依次在衬底基板上形成各个层结构。

S150，在有源层141、栅极170和第二电容电极142上覆盖中间介电层150；

S160，形成第三电极182；

S170，形成栅线320、形成数据线310以及形成电源线183；以及

S180，在中间介电层150、源漏极181和第三电极182之上覆盖平坦化层190；

S190，在平坦化层190上形成发光元件。

在步骤S170中，例如，栅线320和数据线310交叉以界定像素区域。在垂直于基底110的第一表面111的方向上，第一电容电极122和第二电容电极142的正投影与栅线320、数据线310(如图4所示)和电源线183(如图3所示)至少之一的正投影至少部分重叠。

在步骤S150之后，可以在中间介电层150中形成源漏极过孔。例如，源漏极181形成在中间介电层150上，并且通过中间介电层150中的源漏极过孔与有源层141电连接。此外，对于步骤S160和步骤S130，可以通过同一构图工艺在中间介电层150上形成源漏极181和第三电极182，且第三电极182由与源漏极181相同的材料制备。第三电极182通过第一过孔连接到第一电容电极122。

在步骤S180之后，可以在平坦化层190中形成第二过孔。发光元件通过第二过孔与源漏极181电连接。

参照图2，在步骤S190中，形成发光元件包括形成在平坦化层190上形成第一驱动电极210和像素限定层190，像素限定层190包括界定发光区域的开口。此外，在步骤S190中，形成发光元件还包括在像素限定层190的开口中并且在第一驱动电极210上形成发光层220，以及在发光层220和像素限定层190上形成第二驱动电极230。例如，该第二驱动电极230可以为公共电极。例如，发光元件的第一驱动电极210通过平坦化层190中的第二过孔连接到源漏极181中的第二源漏极1812。例如，该第二源漏极1812通过源漏极过孔连接到有源层141中的源区1413。

例如，如上所述，需要改善发光层220所打印到的表面的平坦度。

并且，如上所述，为了降低由于栅极170而导致的厚度不均匀，将中间介电层150配置为具有第一介电子部分151和第二介电子部分152。在垂直于基底110的第一表面111的方向上，该第一介电子部分151在栅极170的正上方并且具有第一厚度d1，并且该第二介电子部分152不与遮光部121重叠并且具有大于第一厚度d1的第二厚度d2。

因此，在步骤S150中，形成所述中间介电层150可以包括：利用半色调掩模或灰色调掩膜形成中间介电层150，以使得所述中间介电层150包括第一介电层子部分和第二介电层子部分。

例如，在利用半色调掩模形成中间介电层150的情况下，该半色调掩模包括透光区、半透光区(或部分透光区)和非透光区，该透光区的透光率大于半透光区的透光率。

具体而言，图7示出了根据本公开的至少一实施例的形成中间介电层的流程图。如图7所示，在步骤S150中，利用半色调掩模以及使用正性光刻胶形成中间介电层150可以包括：

S151，形成用于形成中间介电层的绝缘层；

S152，在绝缘层上涂覆光刻胶层；

S153，利用半色调掩模曝光该光刻胶层；

S154，将曝光后的光刻胶层显影，以形成第一光刻胶图案，该第一光刻胶图案包括光刻胶完全去除区域、光刻胶部分厚度区域以及光刻胶完全厚度区域；

S155，使用第一光刻胶图案刻蚀暴露的部分绝缘层，以形成穿过该绝缘层的过孔；

S156，对第一光刻胶图案进行灰化工艺以得到第二光刻胶图案，由此将光刻胶部分厚度区域中的光刻胶去除而同时保留光刻胶完全厚度区域中的部分光刻胶；

S157，使用第二光刻胶图案刻蚀暴露的部分绝缘层进行部分地刻蚀。

在步骤S151中，例如通过沉积等方式形成用于形成中间介电层的绝缘层。

在步骤S153中，所曝光后的光刻胶材料包括与过孔区域对应的第一曝光部分、与第一介电子部分151对应的第二曝光部分以及与第二介电子部分152对应的非曝光部分。半色调掩模的透光区用于形成第一曝光部分，半色调掩模的半透光区用于形成第二曝光部分。显影后，第一曝光部分的光刻胶被完全去除由此暴露对应的部分绝缘层，由此得到光刻胶完全去除区域；第二曝光部分的光刻胶被部分去除，由此得到光刻胶部分厚度区域；非曝光部分的光刻胶则基本被保留，由此光刻胶完全厚度区域。

由此，通过步骤S157的第二次刻蚀之后，由于绝缘层中对应于第一介电子部分151的部分在厚度方向被部分地刻蚀(即不完全去除相应的绝缘层部分)，可以使得形成的中间介电层的第一介电子部分151的厚度小于第二介电子部分152。例如，可以通过控制刻蚀时间来控制刻蚀在厚度方向进行的程度，由此控制第一介电子部分151的厚度。

替代地，在步骤S153中，可以使用灰色调掩模而不是半色调掩模来固化该光刻胶材料。灰色调掩模包括透光区、狭缝区和非透光区。该狭缝区包括狭缝结构，其利用透过狭缝的光发生干涉的远离减弱透过的光强。

在另一个实施例中，例如，用于形成中间介电层的绝缘层本身为光敏树脂材料，例如光刻胶。例如，该光敏树脂材料为正性光刻胶，在涂覆了该光敏树脂材料以形成绝缘层之后，使用例如上述半色调掩模板进行曝光，在曝光过程使得绝缘层中与掩模板的透光区域对应的部分被完全曝光，与掩模板的半透光区域对应的部分被部分曝光，而与掩模板的非透光区域对应的部分未被曝光。在显影后，绝缘层中未被曝光的部分形成第二介电子部分152，部分曝光的部分形成第一介电子部分151，而完全曝光部分被去除以形成过孔，由此可以使得形成的中间介电层的第一介电子部分151的厚度小于第二介电子部分152。

又例如，该光刻胶也可以为负性光刻胶，此时采用的掩模板例如与上述掩模板互补，由此在曝光、显影之后也同样在不同区域具有不同厚度的中间介电层以及在中间介电层中的过孔。

本公开的范围并非由上述描述的实施方式来限定，而是由所附的权利要求书及其等同范围来限定。

设计图

阵列基板、显示面板和阵列基板的制造方法论文和设计

阵列基板、显示面板和阵列基板的制造方法论文和设计-孙宏达

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢