导读:本文包含了快闪存储器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:存储器,快闪,干扰,擦除,阈值,电压,湿法。
快闪存储器论文文献综述
罗晓羽,刘芳,高硕[1]（2018）在《与非型快闪存储器可靠性评价方法分析》一文中研究指出针对与非型快闪存储器(NAND FLASH)的耐久、数据保持、编程干扰、读干扰等可靠性指标,分析当前可靠性评价中面临的困扰及国内外现有研究基础;根据其失效机理,研究提出各项指标的评价方法,以及试验应力的选取思路。(本文来源于《信息技术与标准化》期刊2018年07期）
[2]（2017）在《叁星SZ985采64层3D SLC快闪存储器 抢食英特尔Optane商机》一文中研究指出英特尔在2017年初正式推出与存储器厂美光(Micron)合作的3D XPoint快闪存储器,并将其用在英特尔的Optane系列产品,协助过去运用传统硬盘开机的电脑,大幅缩减开机时间。尤其在极低延迟的情况下,3D XPoint快闪存储器有突出的随机性能,速度甚至是当前SSD的好几倍。(本文来源于《世界电子元器件》期刊2017年11期）
康军,曹子贵[3]（2016）在《一种改善分栅快闪存储器擦除能力的方法》一文中研究指出研究分栅快闪存储器弱擦除失效的机理,提出一种利用湿法刻蚀来调整浮栅侧墙氧化物的高度和宽度的工艺方法,该方法可以有效的调整浮栅尖端的高度和获得最优化的浮栅尖端形状,从而实现最优化字线与浮栅的耦合比率及增强擦除时浮栅尖端附近的电场的目的。通过对不同湿法刻蚀条件下晶片良率/耐久特性进行对比,我们发现减少40%湿法刻蚀时间的晶片具有更低的弱擦除失效率和更大的耐久性工作窗口。(本文来源于《集成电路应用》期刊2016年09期）
曹子贵,戴敏洁,高超,黄浩,王卉[4]（2015）在《一种改善叁栅分栅快闪存储器耐久性能的方法》一文中研究指出基于叁栅分栅闪存在擦除操作F-N隧穿停止时界面电场恒定的特性,提出一种动态擦除电压模型,该模型基于稳定循环操作后浮栅电位的理念,通过实时可监测的浮栅电位值来动态调节闪存器件擦除操作的工作电压,提升了叁栅分栅闪存器件的耐久特性。从实际监测数据可以看出,为保持稳定的浮栅电位,浮栅擦除操作电压随着编程/擦除循环次数先快速增加,并在循环10 000次后逐渐趋于饱和。相对于传统的恒擦除电压方式,通过这种新的动态擦除电压方式,器件在经过100 000次循环编程/擦除后阈值电压的漂移从原始1.2 V降低为小于0.4 V,优化了器件耐久性的工作窗口约0.8 V。(本文来源于《半导体技术》期刊2015年10期）
周儒领,张庆勇[5]（2015）在《分离栅式快闪存储器抗编程干扰性能的工艺优化》一文中研究指出随着电子产品的普及,分离栅式快闪存储器作为闪存的一种,因其具有高效的编程速度以及能够完全避免过擦除的能力,无论是在单体还是嵌入式产品方面都得到了人们更多的关注。但由于快闪存储器产品规则的阵列排列方式,高速的编程能力也带来了容易出现编程干扰的问题,成为了制约其实际应用的关键因素。从工艺优化方面探讨在编程过程中,如何有效提高分离栅式快闪存储器的抗编程干扰性能。通过实验发现通过整合改进工艺流程中调节字线阈值电压的离子注入方式的方法,可以显着改进分离栅式工艺快闪存储器的抗编程干扰性能。(本文来源于《电子与封装》期刊2015年07期）
周儒领,张庆勇,詹奕鹏[6]（2014）在《分离栅式快闪存储器擦除性能的工艺优化》一文中研究指出随着电子产品的普及,分离栅式快闪存储器作为闪存的一种,由于具有高效的编程速度以及能够完全避免过擦除的能力,无论是在单体还是在嵌入式产品方面都得到了人们更多的关注。随着闪存市场高集成度的发展需求,分离栅式快闪存储器的尺寸也在逐渐地缩小。从结构和工艺优化方面探讨在这一微缩过程中,如何有效提高分离栅式快闪存储器的擦除效率。通过实验发现通过形成非对称性浮栅结构,优化浮栅到擦除栅侧的结构形貌,可以显着改进分离栅式工艺快闪存储器的擦除性能。(本文来源于《电子与封装》期刊2014年06期）
谢南,伍冬,刘辉,高岑岑,潘立阳[7]（2014）在《快闪存储器阈值电压分布读取和修正方法》一文中研究指出在快闪存储器中,多晶硅浮栅的漏电、存储单元之间的干扰、长期的编程擦除操作都会使存储单元的阈值电压发生漂移,使采用多电平技术的快闪存储器的阈值电压分布规划变得越来越困难。针对这一问题,提出了一种快闪存储器阈值电压分布读取方法,该方法能准确地测量快闪存储器的阈值电压分布,给快闪存储器阈值电压分布规划和编程擦除算法的设计提供参考。(本文来源于《固体电子学研究与进展》期刊2014年02期）
滕达[8]（2014）在《基于FPGA的快闪存储器纠错电路设计与实现》一文中研究指出在现代电子通信技术飞速发展的今天,数据存储作为电子通信中的重要组成部分被越来越多的企业所重视。若因为存储介质中的微小的错误,而导致重要的文件损坏,这对企业来说是巨大的损失。所以现代电子领域,企业和个人对系统的容错性看的非常重要。而解决系统容错性的重要手段就是在电子系统中加入纠错码(ECC)。在现代存储领域中,常用的纠错码有很多,BCH码是其中最经典的之一。BCH码因其良好的数学迭代结构,较为简单而规则的硬件实现,被广泛应用于电子系统的存储部件中,尤其是在固态硬盘和U盘这样的固态存储介质中。因此对纠错电路的设计,是固态存储系统中不可缺少的一部分。本论文首先介绍了固态存储主要的构成单元NandFlash的结构特点和发展趋势,介绍了BCH编解码的原理,并基于FPGA设计了一种应用于NandFlash中的纠错电路。纠错电路主要包括解码电路和编码电路两大部分。其中解码电路采用了一种矩阵计算的方法,使得编码速度较传统的串行编码电路提升了8倍。解码电路较为复杂,分为计算伴随式模块,计算关键方程模块以及钱搜索模块,在计算伴随式模块,采用了与编码模块类似的方法,提高了速率；在关键方程计算模块采用了IBM算法,避免了求逆的迭代运算；在钱搜索采用了短关键路径的电路,提升了电路的速度。为了保证计算电路处理数据的正确性,同步建立了Matlab的BCH计算平台,把电路输出结果与Matlab结果作比较以确定BCH编解码电路的正确性。本论文设计的电路,均采用并行处理,提高了运行速度,节省了时钟周期。在文章的最后,总结了本论文的工作重点以及不足之处。(本文来源于《山东大学》期刊2014-04-20）
伍冬,刘辉,谢南,高岑岑[9]（2014）在《快闪存储器阈值电压分布读取电路设计》一文中研究指出提出了一种浮栅型快闪存储器(flash memory)阈值电压分布读取方法。其读出电路结构主要包括电容反馈互导放大器(capacitor feedback trans-impedance amplifier,CTIA)和8b循环型模数转换器(cyclic analog-to-digital converter),以上电路将存储单元的阈值电压进行数字量化输出。此外芯片还集成了译码电路、高压电路、偏置电路和控制电路等辅助电路。上述设计采用0.13μm 2P3M NOR快闪存储器工艺,芯片面积为2.1mm×2.8mm,其中存储阵列包含1 024×1 024个存储单元。测试结果表明该读取电路能够精确地读取快闪存储器的阈值电压分布,可以用来进行存储阵列器件和工艺的离散性等特性研究,也可以用于编程/擦除算法的优化设计。(本文来源于《清华大学学报(自然科学版)》期刊2014年04期）
张庆勇[10]（2013）在《70nm分离栅工艺快闪存储器擦写性能的改进》一文中研究指出随着电子产品的普及,闪存作为当今主流的存储载体得到迅速地推广,其技术也得到迅猛地发展。分离栅快闪存储器,作为闪存的一种,由于具有高效的编程速度以及完全避免过擦除的能力,无论是在单体还是嵌入式产品方面都得到了人们更多的关注。目前,分离栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。本文首先介绍了分离栅快闪存储器的工作原理及70nm分离栅工艺快闪存储器的实现方法。该分离栅结构的快闪存储器,采用源端沟道热电子注入(Source-Side Hot Electron injection)机制进行编程操作,采用浮栅和擦除栅两层多晶硅间电场增强型隧穿(Poly-to-Poly Enhance Tunneling)进行擦除操作,具有着良好的可靠性能和数据保持能力。随着闪存市场高集成度的发展需求,分离栅快闪存储器的尺寸也在逐渐地缩小。在这一缩微过程中其面临着擦除效率低下和编程存在干扰的问题。在擦除过程中,由于在70nmm节点分离栅闪存中不再特意采用浮栅尖角(tip),没有足够的浮栅到擦除栅的正向隧穿电压,浮栅中部分电子容易被其和擦除栅间的隧穿氧化膜介质俘获,从而无法彻底擦除。在编程过程中,虽然其分离栅结构有高效的编程机制,但是未被编程的单元由于与正在被编程的单元共享位线或者字线,受所加电压的影响而被编程。原因是分离栅沟道带带隧穿效应产成的电子-空穴对,在浮栅氧化层发生隧穿并导致浮栅阈值电压减小,发生了编程干扰现象。本文通过大量实验,从结构和工艺优化方面探讨对于分离栅快闪存储器如何提高它的擦除效率(通过降低浮栅初始阈值电压,改变浮栅到擦除栅侧的结构形貌等)和降低它的编程干扰(整合优化存储单元离子注入工艺),进而改进了70nm分离栅工艺快闪存储器的擦写性能。本论文的研究课题来源于企业的研发实践,因此对于同类型的闪存产品开发和生产制造具有一定的参考意义。(本文来源于《复旦大学》期刊2013-03-04）
快闪存储器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
英特尔在2017年初正式推出与存储器厂美光(Micron)合作的3D XPoint快闪存储器,并将其用在英特尔的Optane系列产品,协助过去运用传统硬盘开机的电脑,大幅缩减开机时间。尤其在极低延迟的情况下,3D XPoint快闪存储器有突出的随机性能,速度甚至是当前SSD的好几倍。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
快闪存储器论文参考文献
[1].罗晓羽,刘芳,高硕.与非型快闪存储器可靠性评价方法分析[J].信息技术与标准化.2018
[2]..叁星SZ985采64层3DSLC快闪存储器抢食英特尔Optane商机[J].世界电子元器件.2017
[3].康军,曹子贵.一种改善分栅快闪存储器擦除能力的方法[J].集成电路应用.2016
[4].曹子贵,戴敏洁,高超,黄浩,王卉.一种改善叁栅分栅快闪存储器耐久性能的方法[J].半导体技术.2015
[5].周儒领,张庆勇.分离栅式快闪存储器抗编程干扰性能的工艺优化[J].电子与封装.2015
[6].周儒领,张庆勇,詹奕鹏.分离栅式快闪存储器擦除性能的工艺优化[J].电子与封装.2014
[7].谢南,伍冬,刘辉,高岑岑,潘立阳.快闪存储器阈值电压分布读取和修正方法[J].固体电子学研究与进展.2014
[8].滕达.基于FPGA的快闪存储器纠错电路设计与实现[D].山东大学.2014
[9].伍冬,刘辉,谢南,高岑岑.快闪存储器阈值电压分布读取电路设计[J].清华大学学报(自然科学版).2014
[10].张庆勇.70nm分离栅工艺快闪存储器擦写性能的改进[D].复旦大学.2013
论文知识图
