导读:本文包含了片上系统平台论文开题报告文献综述、选题提纲参考文献，主要关键词:系统,多核,无线电,可编程,平台,软件,处理器。
片上系统平台论文文献综述写法
[1]（2019）在《上海建立类脑芯片与片上智能系统研发与转化功能型平台》一文中研究指出2月26日,作为上海市首批启动建设的研发与转化功能型平台之一,类脑芯片与片上智能系统研发与转化功能型平台新近在上海杨浦双创高地"长阳创谷"正式建成启动,构建集人才、技术、数据、产品及行业应用场景于一体的生态圈。据了解,平台将进一步汇聚人工智能应用与人工智能芯片行业的优势资源,打造基于类脑计算与人工智能芯片的产业发展引擎,并针对人工智能典型的应用场景建设大数据试验场,为合作的企业或团队提供技术研发、(本文来源于《华东科技》期刊2019年03期）
戴伏生[2]（2018）在《基于软件无线电的通信系统实验平台研制(2)——片上系统》一文中研究指出为便于学生从系统角度全面领悟和体会现代无线电设备工作原理,研制出基于软件无线电的通信系统实验平台。从硬件资源、片上系统、控制方法、射频电路、API接口、VITA-49协议等六方面,对实验平台设计思想和工作原理进行全面剖析。资源的开放化和软件化、结构的层次化和模块化、信号的高速化和宽带化、接口的分类化和层级化、操作的可控化和网络化等,是该实验平台的特点。该实验平台不仅易于开展分级实践教学,利于从不同起点和不同角度掌握现代无线电设备工作原理,而且能够发挥学生个性化创造性。本专题重点介绍实验平台主板上FPGA多重启动配置出片上系统的实现方法及片上系统基本工作原理。(本文来源于《实验室研究与探索》期刊2018年05期）
[3]（2017）在《区长谢坚钢主持召开区政府第23次常务会议研究上海类脑芯片与片上智能系统功能性平台建设等工作》一文中研究指出10月10日,区长谢坚钢主持召开区政府第23次常务会议,研究上海类脑芯片与片上智能系统功能性平台建设、创新创业政府引导资金管理、扩展公共停车场(库)机动车停放收费管理区域试点、财政部门和预算单位资金存放管理、政府购买服务等工作。会议听取并原则通过了区科委关于支持建设上海类脑芯片与片上智能系统研发与转化功能性平台项目有关情况的汇报。会议指出,类脑芯片与片上智能系统功能性平台是去年市委、市政府批建的18个功能性平台之一,旨在推动类脑芯片与片上智能系统产业生态发展,构建技术、产品、应用、(本文来源于《上海市杨浦区人民政府公报》期刊2017年11期）
赵鸿宇[4]（2016）在《基于FPGA的可定制片上系统研究平台的设计与实现》一文中研究指出计算机体系结构领域的研究,往往由于可视化程度不足、调试方法简陋、硬件流片成本高昂等原因而困难重重。直到时钟级的系统模拟器如Gem5,以及可编程硬件结构如FPGA的出现,带来了全新的曙光。本文介绍了一个在FPGA之上设计实现的小而精的片上系统,该系统具有模块化、可定制、易于移植、扩展性强等特点。作为一个基础的科研平台,本系统非常适合于体系结构各个研究领域的快速原型开发和验证。本文的主要工作有：1.设计并实现兼容MIPS指令集的五级流水CPU,支持53条常用指令。2.设计并实现一整套核心模块,如CPO、Cache、MMU、中断控制器等,能够支持多任务操作系统的运行。3.设计并实现内部传输总线用于CPU与外部模块的连接,支持Wishbone接口及其Burst传输模式。4.设计并实现必要的外设模块,如PS2、UART、VGA、FLASH、PCM、SD卡等,并使用较为合理的地址分配策略进行管理。5.集成以上各个组件,完成一个小巧完整、可独立运行的片上系统。同时保证各模块间的低耦合,可以直接对各个模块进行方便地配置,包括MMU、Cache等核心部件。(本文来源于《浙江大学》期刊2016-03-10）
陈鹏,陈根,周玄昊,朱宗志[5]（2016）在《片上控制系统平台软件开发与应用》一文中研究指出基于片上控制系统芯片,针对系统组态、实时监控、调试诊断等技术进行研究,解决系统CMC实时监控、调试诊断、系统组态软件关键技术难点,完成基于CMC平台的系统应用软件设计与开发工作,为面向工业控制的片上控制系统提供完备的应用软件解决方案。(本文来源于《中国仪器仪表》期刊2016年02期）
陆振林[6]（2013）在《基于可重构平台的片上多处理器系统相关技术研究》一文中研究指出传统单核处理器受到功耗及制造工艺的限制,已无法通过提升主频来满足高性能嵌入式应用的需求。因此,学者们提出了片上多处理器系统的研究方向。与多处理器系统相比,片上多处理器系统将处理单元集成在单颗芯片中,减少了通信代价,降低了功耗,进一步提升了系统的整体性能。因此,片上多处理器系统是未来计算机发展的方向和必然趋势。随着研究的不断深入,越来越多的应用被映射到片上多处理器系统中,然而此过程所遇到的一些问题冲击了现有的系统架构,此类问题的核心是如何保证和提高系统的并行效率。为此,本文从通信机制、设计模型、路由算法、拓扑结构等关键领域,展开了深入的研究,并取得了如下创新性成果：(1)提出了一种双模式融合的通信机制。处理器间的通信机制是影响片上多处理器系统性能的关键因素,针对已有通信机制存在通信效率低的问题,提出了一种双模式融合通信机制。该机制根据处理器间交互数据的特征,将其划分为控制类消息和数据类消息,分别采用独立的通道完成传输。基于双模式融合通信机制,提出了复制-分治的任务并行化模型,通过预先对任务复制,减少运行时处理器问的调度开销。基于可重构平台,对双模式融合通信机制进行了实现,并以粒子滤波跟踪算法为例,进行了任务并行化设计。测试结果表明,双模式融合通信机制能够显着提升处理器间的数据交互能力,降低并行开销,提高系统整体的并行效率。(2)提出了一种多层次并行的设计模型。根据应用需求设计合理的系统架构及任务调度方式,是提高异构片上多处理器系统性能的关键。已有的设计模型虽然可以提高系统的并行性,但仍然没有摆脱宏观串行、局部并行的模式。针对以上问题,提出了一种多层次并行的设计模型。将异构系统的设计分解为系统级、事务级和语句级叁个层次,通过逐层深入、逐步分解的方式挖掘任务的并行性,提高系统整体性能。以多层次并行模型为基础,基于可重构平台,设计并实现了AVI视频编码及存储系统。测试结果表明,多层次并行模型有效的解决了异构片上多处理器系统的设计问题,提高了系统并行效率。(3)提出了一种基于阻塞感知的局部自适应路由算法。已有路由算法对拓扑网络利用率低,数据包路由过程容易产生局部阻塞,针对此问题,提出了一种基于阻塞感知的局部白适应路由算法。该路由算法采取全局维序、局部自适应的规则,在路由节点间增加阻塞反馈信号,对邻近区域的网络状态进行监控,并能够根据实际情况动态调整路由路径。理论分析及仿真结果表明：该算法具有较高的数据吞吐率和较强的自适应能力。基于可重构平台,对本文提出的算法和XY路由算法进行了实现。对比测试表明,采用本文所提出的算法进行路由时,有多条最短路径可以选择,降低了单一链路的负载。同时,当网络出现阻塞时,可有效的绕过阻塞区域,提高系统的并行性。(4)提出了一种基于折半思想的拓扑结构。NoC型片上多处理器系统中,主节点与其它节点的数据交互频率要远高于普通节点间的交互频率,而目前的拓扑结构研究并没有面向这一特征进行优化设计。针对此问题,提出一种新型的拓扑结构Half-Mesh。该拓扑通过增加行、列头节点与普通节点间横向、纵向长连线,缩短了头节点与同维的中心节点间距离,继而减小了整个NoC网络的平均路径长度。针对Half-Mesh拓扑结构,提出了HTF-XY路由算法,采取分区路由策略,既缩短了不同区域内节点间的路径长度,又提升路由的自适应性。基于可重构平台,实现了网络规模为7×7的Half-Mesh拓扑结构及HTF-XY路由算法。测试结果表明,Half-Mesh拓扑结构提升了头节点与其它节点的交互能力,降低了整个片上网络的路由延迟,提高系统的并行性。(本文来源于《东北大学》期刊2013-03-07）
陈亦欧,胡剑浩,陈庚生[7]（2012）在《面向实时复杂系统的基于片上网络多核平台的映射技术研究》一文中研究指出为了提高通信与信号处理系统向片上网络(NoC)平台映射的性能,提出一种面向系统能耗和响应时间的新型NoC映射模型。该模型改进了传统映射算法中能耗的计算方法,同时考虑交换网络的能耗和处理节点的能耗,采用多对多映射技术,在带宽约束的基础上,结合复杂通信系统特有的注入率、迭代边界等约束,同时优化能耗和响应时间,提高了映射算法的实用性。仿真实例证明,该映射模型得到的优化方案能降低约15%的系统能耗,能够获得综合的最优性能。(本文来源于《计算机应用研究》期刊2012年07期）
雷理[8]（2012）在《基于FPGA平台的多核片上系统关键技术研究》一文中研究指出随着互联网的高速发展和微电子技术的不断进步，相应网络设备的研制开发也取得了巨大的进展，两者之间相互促进。为了实现对网络数据的快速处理，作为现代网络系统核心设备的网络处理器广泛采用MPSoC（多核片上系统）结构。然而由于MPSoC内部集成了众多的硬件模块、复杂的固件软件，给网络处理器的功能验证提出了较大的挑战。为了缩短验证时间，基于FPGA的快速原型验证（Rapid System Prototype）成了设计流程的重要验证手段。本文重点研究了XDNP数据平面的软硬件系统集成，及其在XilinxVirtex4LX160FPGA上具体的实现和优化技术：通过对ASIC代码的替换，实现了XDNP在FPGA上的成功移植；基于网络性能的提升和千兆口的验证需要，利用PlanAhead工具对设计进行布局规划，优化了XDNP时序，最终频率达到84MHz，提升了24％的性能，并且节省了约1/3的实现时间。本文最后在硬件平台上，对XDNP的网络传输性能进行了功能验证。在验证过程中，采用自底向上，由部分到整体的增量式验证策略：先从模块级的数据通路出发，逐级验证，最终搭建整个系统，完成系统级的验证。同时使用软硬件协同验证的方法：PC的发包软件产生整个验证平台的激励；ChipScope工具检测FPGA实时信号以定位错误，达到了良好的验证效果。最终在硬件平台上成功实现XDNP的网络传输功能，50MHz FPGA运行频率下，测试结果显示百兆口平均传输速率为523KB/s。(本文来源于《西安电子科技大学》期刊2012-01-01）
姜勇[9]（2012）在《基于多核片上系统的自动验证平台关键技术研究》一文中研究指出集成电路制造工艺的不断进步，电路的集成度越来越高，设计人员可以将更多的功能集成在单个芯片中，系统的功能越来越复杂，这使得验证工作变得日益困难，验证将成为集成电路设计过程中的瓶颈。业界虽然提出了很多新的验证方法，但是仍没有突破性的方法来解决这个瓶颈。在这种情况下，验证人员就只能将精力放在如何更好地使用现有的方法对设计进行验证。网络处理器是一种面向网络应用领域的专用指令处理器，它的结构复杂、功能丰富，因此如何对其进行高效的验证就成了一个难题。本文对当前主流的验证方法和技术进行了研究，为网络处理器的功能验证提出了一种集合面向对象编程、约束随机激励产生机制、层次化验证、断言和覆盖率驱动验证等多种验证技术的综合验证方法，这种方法能够有效的提高验证的效率。在此基础上设计并使用硬件验证语言SystemVerilog编写了一个验证平台，并对该平台进行了优化，使其功能更加完善。该平台为网络处理器的验证提供了一个层次化、可控制、可观测和可重用的验证环境，其中覆盖率模型的建立将功能覆盖率定为了衡量验证的进度的指标，通过观测功能覆盖率来调整验证激励的生成方式，让激励尽可能完备，最终使功能覆盖率尽快达到收敛。本文在搭建完验证平台后，利用仿真工具QuestaSim对网络处理器进行了仿真，仿真结果显示本文定义的功能点全部被覆盖，即功能覆盖率达到了100%，代码覆盖率也达到了预定的目标。这表明验证平台能够基本满足网络处理器功能验证的要求。同时本文还通过验证平台收集的数据对网络处理器的性能进行了分析，它的转发速度可以达到30MB/s。(本文来源于《西安电子科技大学》期刊2012-01-01）
宋俊杰[10]（2010）在《基于M5的片上多核系统平台的设计与实现》一文中研究指出为了满足嵌入式系统领域日益增长的性能和功耗约束,同时也为了更好的利用最新的半导体制造技术,片上多核系统(MPSoC)被正式提出,并迅速得到广泛的应用。然而,随着片上可集成的单元数目不断增多,多核体系结构和多核软件设计也随之变得复杂,众多的设计参数需要反复的探索和认证。因此,构建一个快速而又精确的多核仿真平台,并用其进行设计初期的设计空间探索和软硬件协同设计,具有重要意义。在分析国内外现有MPSoC平台设计思想的基础上,本文基于M5模拟器构建了一个快速精确的MPSoC全系统仿真平台,以实现片上多核系统的设计空间探索及软硬件协同设计。整个平台的设计被划分为硬件建模和系统软件移植两部分。在硬件建模方面,提出了一种SystemC主控的多层次协同仿真策略,将M5全系统模拟器和事务级SystemC模拟器融合,在保证仿真速度的前提下,提高了关键模块的仿真精度,从而为系统开发者提供了一个快速精确的硬件仿真平台。为了支持具有不同数据传输特征的多核应用,本文实现了中断方式和DMA方式两种网络接口的输入输出方案,并针对每一种方案实现了相应的硬件抽象层。设计者可以根据具体的应用特征选择不同的实现方案,以达到通信性能的最优。在软件移植方面,针对多核平台的特点裁剪Linux 2.4内核,定制文件系统,并利用RAM Disk技术加载文件系统。此外,本文实现了一种新的操作系统与MPI库函数的交互方式,从而有效的降低了通信过程中数据拷贝开销,采用该方式后通信总延迟减少了64%。本文通过在平台上运行并行MUSIC算法验证了平台的正确性,在4核平台上该并行实现较串行实现获得了3.2的加速比。为了便于分析多核通信过程的性能瓶颈,本文将节点间通信过程划分为发送准备阶段,网络传输阶段和接收准备阶段,并分别拟合出各个阶段的延迟公式。作为延迟公式的一个重要应用,本文分析了它在面向MPSoC的任务映射和调度算法中的重要作用。(本文来源于《哈尔滨工业大学》期刊2010-07-01）
片上系统平台论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为便于学生从系统角度全面领悟和体会现代无线电设备工作原理,研制出基于软件无线电的通信系统实验平台。从硬件资源、片上系统、控制方法、射频电路、API接口、VITA-49协议等六方面,对实验平台设计思想和工作原理进行全面剖析。资源的开放化和软件化、结构的层次化和模块化、信号的高速化和宽带化、接口的分类化和层级化、操作的可控化和网络化等,是该实验平台的特点。该实验平台不仅易于开展分级实践教学,利于从不同起点和不同角度掌握现代无线电设备工作原理,而且能够发挥学生个性化创造性。本专题重点介绍实验平台主板上FPGA多重启动配置出片上系统的实现方法及片上系统基本工作原理。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
片上系统平台论文参考文献
[1]..上海建立类脑芯片与片上智能系统研发与转化功能型平台[J].华东科技.2019
[2].戴伏生.基于软件无线电的通信系统实验平台研制(2)——片上系统[J].实验室研究与探索.2018
[3]..区长谢坚钢主持召开区政府第23次常务会议研究上海类脑芯片与片上智能系统功能性平台建设等工作[J].上海市杨浦区人民政府公报.2017
[4].赵鸿宇.基于FPGA的可定制片上系统研究平台的设计与实现[D].浙江大学.2016
[5].陈鹏,陈根,周玄昊,朱宗志.片上控制系统平台软件开发与应用[J].中国仪器仪表.2016
[6].陆振林.基于可重构平台的片上多处理器系统相关技术研究[D].东北大学.2013
[7].陈亦欧,胡剑浩,陈庚生.面向实时复杂系统的基于片上网络多核平台的映射技术研究[J].计算机应用研究.2012
[8].雷理.基于FPGA平台的多核片上系统关键技术研究[D].西安电子科技大学.2012
[9].姜勇.基于多核片上系统的自动验证平台关键技术研究[D].西安电子科技大学.2012
[10].宋俊杰.基于M5的片上多核系统平台的设计与实现[D].哈尔滨工业大学.2010