导读:本文包含了超高速数据采集论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:数据采集,可编程,门阵列,阵列,流水线,光纤,模块。
超高速数据采集论文文献综述
姜子威[1]（2019）在《超高速数据采集系统中多器件同步自校正方法研究与实现》一文中研究指出随着科技的飞速发展,电子信息技术的不断进步,电信号的复杂度变得越来越高。所以对观测电信号的采集系统的设计指标提出更高的要求。数字示波器作为数据采集系统的重要组成部分,其核心指标实时采样率、通道带宽、分辨率都需要作出更大的提升。决定系统实时采样率的核心器件是模数转换器(Analog to Digital Converter,ADC)的速度,或者利用n片高速采样率的ADC通过时间交替并行采样的方式达到n倍采样率的提升,实现超高速数据采集系统。国内的数据采集芯片制造工艺上较为落后。本文从时间交替并行采样技术入手,对并行采样技术进行深入研究,搭建并行采样系统,对多器件采集和多器件存储同步问题进行深入研究并提出解决方案,实现超高速数据采集系统。本文主要研究的有以下内容:一、深入研究时间交替并行采样系统原理,对超高速多器件并行采样系统总体方案进行详细研究,研究了多器件之间存在的同步问题,针对多器件采集同步问题和多器件存储同步问题分别提出可行方案。设计数据处理电路板,设计高速低抖动多相位采样时钟,设计具有分频可控功能的触发电路,设计ADC同步复位控制电路等。二、研究了并行采样中的常见同步复位校正方案以及同步复位信号的设计原则;设计了多ADC同步复位信号控制模块;设计了多FPGA对多核ADC的数据接收方案;深入研究了多ADC采样过程中存在的同步问题与同步控制中的调节参数。针对本系统提出单ADC数据接收同步方案及校正算法和多ADC采样同步方案及校正算法。叁、设计多FPGA(Field-Programmable Gate Array)间数据传输与接收方案,研究多FPGA中间的数据存储同步问题,设计多器件存储链路解决方案,设计基于先进先出(First Input First Output,FIFO)存储单元读写信号延迟的数据存储同步方案并提出自动校正算法。设计多通道数据拼合方案。研究多通道间的同步延迟,设计通道间同步延迟校正方案。通过对本系统各模块的调试与整机的性能测试,本系统的同步校正控制达到了设计目的,实现了超高速并行数据采集系统的同步自动校正。(本文来源于《电子科技大学》期刊2019-04-01）
焦喜香,罗进川,向海生[2]（2016）在《基于FPGA的超高速数据采集传输系统的设计与实现》一文中研究指出介绍了基于软件无线电的设计思想,采用FPGA与12合1光纤模块来实现高速宽带数字采集传输系统的设计,详细阐述了该系统的实现方法、注意事项以及主要的指标测试。实践证明该系统可以很好的运用于通信、雷达系统以及电子测量等领域。(本文来源于《山东工业技术》期刊2016年13期）
温建飞[3]（2016）在《基于FPGA和USB3.0的超高速数据采集系统设计》一文中研究指出数据采集系统是信息系统中不可缺少重要组成部分,也是数字信号处理与分析的基础,已被广泛应用于雷达、通信、物联网和遥测遥感等领域。为了能够满足雷达系统实时监测的需求,本文提出了由高速ADC芯片、高性能FPGA和USB3.0接口组成的高速数据采集系统设计方案和实现方法。将FPGA作为系统的核心控制器,实现数据的采集、缓存以及外设的驱动;脱离了CPU指令控制,数据的采集传输采用全硬件的操作方式,使系统更加高速,USB3.0作为数据传输接口,保证了数据的高速稳定传输。论文首先分析了现阶段国内外高速数据采集系统的架构和接口,针对其硬件结构冗余和接口灵活性较差的缺点,提出了研究FPGA和USB3.0超高速数据采集系统的必要性和重大意义;随后详细介绍了超高速数据采集系统中ADC、FPGA、DDR2和USBS3.0接口硬件设计关键技术,讨论了高速电路设计中要考虑的布局布线、电磁兼容性、信号完整性要求;在FPGA逻辑设计中总体概述系统架构,并详述了流水线式数据处理方式、DDR2缓存机制和Cypress公司的FX3芯片的驱动方式;然后介绍了FX3芯片固件程序、驱动程序和上位机软件的设计。最后在实验室环境下,对各通道、多模式条件下进行数据采集和分析,试验结果表明,该数据采集系统各通道无串扰现象,大数据量定点传输和连续传输时,无数据的误码和丢失,数据传输速度可达255.28 MByte/s。超高速数据采集系统采用高速ADC+FPGA+USB3.0方案,保证了系统的高速性和接口的灵活性。(本文来源于《中北大学》期刊2016-05-25）
周敏[4]（2016）在《一种超高速数据采集系统设计与实现》一文中研究指出设计实现了一种超高速数据采集系统。通过在FPGA(现场可编程门阵列上)采用8个不同相位的时钟进行移相合成采集,采用一颗125MSPS采样率的ADC芯片成功实现了1GSPS采样率的高速采样。同时通过对采样数据进行累加求平均的滤波运算,有效地消除了背景噪声,提高了采样的精度。为了实现大数据量的采集,采用了DDR2作为存储器,其具有容量大,速度快,成本低的特点。FPGA采用Xilinx的Spartan6系列,内置了DDR2接口控制器,大大简化了设计。设计的高速数据采集系统在ISE软件中进行了综合,并在FPGA板上进行了实测,性能良好,实现了系统需求的各个指标。(本文来源于《光学技术》期刊2016年03期）
宋吉伟[5]（2015）在《超高速数据采集与传输技术研究》一文中研究指出超高速数据采集系统在现代电子侦察和高分辨率雷达等应用领域中扮演着重要角色,针对超高速数据采集系统实现中所面临的超高速采集与大容量数据传输等问题,本文提出了相应的解决方案,设计实现了超高速数据采集系统。论文的研究内容和取得的成果具体如下:1、论证了微小型化超高速数据采集系统设计方案,完成了系统硬件的研制。根据系统需求,确定了基于EV10AQ190A的系统开发方案,对系统的模拟前端、数据接收与传输模块、系统互连、时钟模块以及电源模块进行了论证分析和设计,最后提出了超高速数据采集系统的总体设计方案。同时,分析解决了系统在PCB设计中所遇到的混合信号模块布局和高速差分信号线布线等问题。2、基于ISERDES1对高速串行数据的串并转换技术进行了研究。高速串行数据的串并转换是超高速数据采集系统的关键问题之一,基于ISERDES1设计了串并转换逻辑实现了1:4的串并转换,将625MHz的DDR模式数据降速为312.5MHz的SDR模式数据。根据EV10AQ190A采样数据的输出顺序,设计了采样数据重排逻辑,实现了EV10AQ190A单、双通道工作模式下的数据重排。提出了自适应动态延时调整机制,实现了对源同步时钟延时的自适应动态调整,仿真结果表明逻辑工作正常可靠。3、基于DDR3控制软核(MIG)实现了大容量数据的高速动态缓存。基于MIG的USER INTERFACE设计了DDR3的读写控制状态机,简化了USER INTERFACE的控制接口,增强了状态机的可移植性。状态机的逻辑功能仿真结果和硬件平台测试结果均表明状态机工作稳定可靠,最高数据读写速率可达1000Mbps,满足超高速数据采集系统的设计需求。(本文来源于《国防科学技术大学》期刊2015-11-01）
侯跃伟,徐欣[6]（2014）在《基于时间交替并行采样的超高速数据采集系统硬件设计》一文中研究指出现代雷达、通信系统、卫星等各项技术的发展,对数据采集系统的速度和精度都提出了越来越高的要求。受现有器件制造技术的影响,传统结构的ADC(Analog to Digital Converter)在突破高速高精度上受到了限制,而时间交替并行采样(Time-interleaved parallel sampling,TIPS)技术为此提供了一条可行思路。对时间交替并行采样理论进行了研究,并基于此进行了一种超高速数据采集系统的硬件设计,保证数据处理部分能够得到可处理的两路5GSps、10bit信号。(本文来源于《通信对抗》期刊2014年02期）
梁晓芬[7]（2014）在《USB3.0超高速数据采集卡的设计与实现》一文中研究指出随着高清视频以及大容量移动存储设备的出现，对USB的总线带宽和传输速率的需求也越来越高，原来的USB1.1和USB2.0已无法满足未来的需要。USB3.0协议以其5Gbps的理论带宽而着称，并且具有即插即用、易于扩展等特点。因此，开发基于USB3.0的超高速数据采集卡是顺应时代发展的要求。本课题设计了基于USB3.0控制芯片CYUSB3014和Altera公司的Max V系列芯片5M2210ZF256C4N的超高速数据采集卡。设计中采用了USB3.0协议中适用于大批量数据传输的块传输方式。为了提高传输效果，EZ-USB FX3采用了同步从FIFO工作模式。设计中使用Altium Designer09软件绘制了硬件原理图和PCB版图。利用Quartusii11.0软件，基于Verilog硬件描述语言编写了CPLD的逻辑时序模块。对EZ-USB FX3的固件框架(Firmwork)进行了分析和研究，对USB3.0设备的描述符和DMA传输通道进行了配置，并且使用GPIF II designer工具对GPIFII接口状态机进行了设计。修改了INF文件并为USB3.0设备安装了固件自动下载的驱动程序。利用Visual Stdio2010软件基于MFC开发了USB3.0设备的主机应用软件，提供了人机交互界面。测试结果表明，该设计方案采集速度快，可靠性高，当GPIF的接口时钟为100MHz时，实测速度可达385MBps。(本文来源于《中国科学院研究生院（西安光学精密机械研究所）》期刊2014-05-01）
吕书勇[8]（2011）在《一种超高速数据采集与分析系统设计》一文中研究指出介绍了一种采样速率可达到3GSPS的超高速数据采集与分析系统,在分析信号采样理论和相关技术的基础上,给出了系统硬件电路设计方案,并重点对各主要部分电路设计进行了详细阐述。软件实现方面,完成了高速数据的串并转换模块以及FFT谱分析功能模块的设计。由于采用了ADC+FPGA+DSP的架构,使得该系统具有较强的通用性。(本文来源于《煤炭技术》期刊2011年06期）
卢玉杰,陈勇,芮振华[9]（2011）在《超高速数据采集在雷达对抗设备中的应用》一文中研究指出以雷达对抗为应用背景,给出超高速数据采集模块的实现方法,该模块由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活,采样速率高,海量数据传输,可靠性高等优点。详细阐述系统的设计思想,功能模块的划分以及各个模块的具体实现,并且给出测试结果,达到预期的设计目的。(本文来源于《硅谷》期刊2011年04期）
辛超平[10]（2011）在《超高速便携式数据采集存储系统设计与实现》一文中研究指出本文充分利用高速通用传输总线（USB）所具有传输速度快、支持热插拔和即插即用、易于互联和占用资源少等优点，结合当今高性能FPGA、超高速A/D转换器件和固态存储芯片FLASH（闪存），设计并实现了一种基于USB2.0的便携式超高速数据采集存储及回放系统。论文首先分析了目前工业测控及军事领域数据采集存储系统的现状和不足，提出了一种低成本、高性能的海量超高速数据采集存储系统解决方案。在认真分析系统需求后，首先按照软硬件划分及系统设计原则给出了系统的总体方案设计。在此基础上，论文详细讨论了数据采集子系统、数据存储子系统的硬件设计和逻辑实现，并通过设计软件给出了时序仿真结果。最后，详细介绍了基于WDM的系统固件、驱动及用户软件设计，并根据软件控制功能对整个超高速便携式数据采集存储系统进行了功能验证。系统涉及的关键技术有超高速信号调理技术、超高速A/D转换技术、高速数据传输技术以及超高速信号的抗干扰方法。功能验证表明，本文所设计的便携式超高速数据采集存储系统技术先进，为当今超高速数据采集存储提供了一种更有效、更经济、更便携的数据采集存储方式。(本文来源于《西安电子科技大学》期刊2011-01-01）
超高速数据采集论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
介绍了基于软件无线电的设计思想,采用FPGA与12合1光纤模块来实现高速宽带数字采集传输系统的设计,详细阐述了该系统的实现方法、注意事项以及主要的指标测试。实践证明该系统可以很好的运用于通信、雷达系统以及电子测量等领域。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
超高速数据采集论文参考文献
[1].姜子威.超高速数据采集系统中多器件同步自校正方法研究与实现[D].电子科技大学.2019
[2].焦喜香,罗进川,向海生.基于FPGA的超高速数据采集传输系统的设计与实现[J].山东工业技术.2016
[3].温建飞.基于FPGA和USB3.0的超高速数据采集系统设计[D].中北大学.2016
[4].周敏.一种超高速数据采集系统设计与实现[J].光学技术.2016
[5].宋吉伟.超高速数据采集与传输技术研究[D].国防科学技术大学.2015
[6].侯跃伟,徐欣.基于时间交替并行采样的超高速数据采集系统硬件设计[J].通信对抗.2014
[7].梁晓芬.USB3.0超高速数据采集卡的设计与实现[D].中国科学院研究生院（西安光学精密机械研究所）.2014
[8].吕书勇.一种超高速数据采集与分析系统设计[J].煤炭技术.2011
[9].卢玉杰,陈勇,芮振华.超高速数据采集在雷达对抗设备中的应用[J].硅谷.2011
[10].辛超平.超高速便携式数据采集存储系统设计与实现[D].西安电子科技大学.2011
论文知识图
