全文摘要
本实用新型公开了一种用于TEE测试的板卡设备,其包括:FPGA芯片、CPU芯片、内存、存储介质、通信接口。FPGA芯片具有硬件加密模块;CPU芯片与所述CPU芯片通过总线相连,用于控制所述FPGA芯片;内存与所述CPU芯片通过总线相连;存储介质与所述CPU芯片通过总线相连,用于存储可信执行环境操作系统和片上操作系统;通信接口与所述CPU芯片通过总线相连,用于与外部设备之间进行通信连接。该用于TEE测试的板卡设备,可以在硬件开发完成之后迅速开展TEE测试,无需等待流片之后,节约了产品开发周期,降低了时间成本,提高了生产效率。
主设计要求
1.一种用于TEE测试的板卡设备,其特征在于,包括:FPGA芯片,其具有硬件加密模块;CPU芯片,与所述CPU芯片通过总线相连,用于控制所述FPGA芯片;内存,与所述CPU芯片通过总线相连;存储介质,与所述CPU芯片通过总线相连,用于存储可信执行环境操作系统和片上操作系统;以及通信接口,与所述CPU芯片通过总线相连,用于与外部设备之间进行通信连接。
设计方案
1.一种用于TEE测试的板卡设备,其特征在于,包括:
FPGA芯片,其具有硬件加密模块;
CPU芯片,与所述CPU芯片通过总线相连,用于控制所述FPGA芯片;
内存,与所述CPU芯片通过总线相连;
存储介质,与所述CPU芯片通过总线相连,用于存储可信执行环境操作系统和片上操作系统;以及
通信接口,与所述CPU芯片通过总线相连,用于与外部设备之间进行通信连接。
2.如权利要求1所述的用于TEE测试的板卡设备,其特征在于,所述通信接口包括网线接口rj-45或UART接口。
3.如权利要求1所述的用于TEE测试的板卡设备,其特征在于,所述通信接口包括GPIO接口。
4.如权利要求1所述的用于TEE测试的板卡设备,其特征在于,所述存储介质为micro-sd卡。
设计说明书
技术领域
本实用新型是关于安全芯片技术领域,特别是关于一种用于TEE测试的板卡设备。
背景技术
TEE(Trusted execution environment可信执行环境)主要应用于智能手机、物联网、可穿戴嵌入式设备等,随着智能手机、物联网、移动支付、进场通信、可穿戴式设备等技术的应用,安全问题越发引起人们的高度重视。
目前针对移动终端、嵌入式设备等消费电子的安全问题处理方式,主要有以下三种:1,针对通用CPU加强片上操作系统(rich os)的安全性,这种处理方式将安全任务全部交给操作系统来保证,很难避免系统漏洞以及针对硬件上的一些攻击,优点是实现成本低;2,采用CPU与安全处理模块结合的硬件结构,这种结构的安全性由单独的安全模块保证,能够实现较高的安全性,但是成本较高;3,采用TEE(trusted execution environment可信执行环境)设计,TEE与片上操作系统(rich os)互相独立,TEE独享硬件资源的一部分,与片上操作系统(rich os)互相隔离。这种设计能够提供比片上操作系统(rich os)更高、且比安全处理模块略低的安全性,成本介乎前述两者之间,因此能够做到成本与安全性之间的平衡。
TEE设计过程主要如下:在硬件平台上,通常会划分一块安全硬件资源由TEE os(可信执行环境操作系统)独享,这部分硬件资源主要实现TEE os(可信执行环境操作系统)所需的安全存储、加密运算、密钥管理等安全机制以及一些必要的系统功能。
在厂商采用自研硬件平台,并在此硬件平台上实现TEE设计时,通常他们的设计流程如下:首先,制定设计概要,完成硬件设计之后,等到芯片流片回来,再用芯片制作相应的板卡设备,在板卡设备上进行TEE OS的系统开发及调试。这期间由于芯片流片回来需要较长时间,通常2-3个月,后续开发工作完成之后,还要进行TEE功能性测试以及安全性测试,以便得到global platform(全球平台)的TEE安全认证。因此,TEE测试需要在流片之后才能进行导致产品的开发周期过长,时间成本比较高,生产效率低下。
公开于该背景技术部分的信息仅仅旨在增加对本实用新型的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
实用新型内容
本实用新型的目的在于提供一种用于TEE测试的板卡设备,其在硬件开发完成之后迅速开展TEE测试,无需等待流片之后,节约了产品开发周期,降低了时间成本,提高了生产效率。
为实现上述目的,本实用新型提供了一种用于TEE测试的板卡设备,其包括:FPGA芯片、CPU芯片、内存、存储介质、通信接口。FPGA芯片具有硬件加密模块;CPU芯片与所述CPU芯片通过总线相连,用于控制所述FPGA芯片;内存与所述CPU芯片通过总线相连;存储介质与所述CPU芯片通过总线相连,用于存储可信执行环境操作系统和片上操作系统;通信接口与所述CPU芯片通过总线相连,用于与外部设备之间进行通信连接。
在一优选的实施方式中,所述通信接口包括网线接口rj-45或UART接口。
在一优选的实施方式中,所述通信接口包括GPIO接口。
在一优选的实施方式中,所述存储介质为micro-sd卡。
与现有技术相比,根据本实用新型的用于TEE测试的板卡设备,通过CPU与FPGA芯片相结合的结构实现了所要开发硬件的调试版本,其能够在硬件开发完成之后迅速开展TEE测试,无需等待流片之后,节约了产品开发周期,降低了时间成本,提高了生产效率。
附图说明
图1是根据本实用新型一实施方式的用于TEE测试的板卡设备的结构示意图。
具体实施方式
下面结合附图,对本实用新型的具体实施方式进行详细描述,但应当理解本实用新型的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
为了能够克服现有芯片开发中,TEE测试需要在流片之后才能进行而导致产品的开发周期过长,时间成本比较高,生产效率低下的问题,本实用新型提出了一种用于TEE测试的板卡设备,通过FPGA(现场可编程门阵列)芯片为TEE测试提供了硬件层面的支持,通过CPU芯片实现了通用式CPU功能的需求,存储介质来装载TEE操作系统与片上操作系统,在进行测试时,将上位机与该板卡设备的接口相连,通过上位机中的测试工具就可以进行TEE测试,该板卡设备无需等到芯片流片之后就可以开展TEE测试工作,反馈设计bug(故障),及时发现设计问题,通过有效利用该板卡设备,可以大幅提高项目进度。
如图1所示,在一实施方式中,用于TEE测试的板卡设备包括:FPGA芯片10、CPU芯片11、内存12、存储介质13、通信接口14。
FPGA芯片10具有硬件加密模块10a。CPU芯片11与CPU芯片11通过总线相连,用于控制FPGA芯片10。内存12与CPU芯片11通过总线相连。存储介质13与CPU芯片11通过总线相连,用于存储可信执行环境操作系统和片上操作系统。通信接口14与CPU芯片11通过总线相连,用于与外部设备之间进行通信连接。
具体地,在一实施方式中,通信接口14包括网线接口rj-45或UART接口。
在一实施方式中,通信接口14包括GPIO接口。如图1所示,在一实施方式中,用于TEE测试的板卡设备包括:FPGA芯片10、CPU芯片11、内存12、存储介质13、通信接口14。
FPGA芯片10具有硬件加密模块10a。CPU芯片11与CPU芯片11通过总线相连,用于控制FPGA芯片10。内存12与CPU芯片11通过总线相连。存储介质13与CPU芯片11通过总线相连,用于存储可信执行环境操作系统和片上操作系统。通信接口14与CPU芯片11通过总线相连,用于与外部设备之间进行通信连接。
具体地,在本实施方式中,通信接口14包括网线接口rj-45或UART接口(通用异步收发传输器)。板卡设备与上位机之间通过rj-45或者UART接口进行通信。在本实施方式中,通信接口14还包括GPIO接口(通用输入输出口),通过GPIO接口可以对硬件设计信号进行调试。
本实施方式的用于TEE测试的板卡设备的测试过程如下:首先将FPGA芯片10上电之后,boot(系统引导文件)程序引导micro-sd中的tee os以及rich os(如安卓系统)依次加载,CPU芯片11通过总线与内存进行访问,并且CPU芯片11通过网线接口rj-45或者串口与计算机之间建立通信连接;若rich os为安卓系统,可以在电脑端使用adb(安卓调试桥)工具使计算机与板卡设备进行通信连接;连接之后在adb shell(命令行)命令下启动预编译在andriod系统中的tee测试组件服务,该测试组件即为TEE系统结构中的CA(客户端应用),上位机测试软件通过TCP\/IP协议将测试命令发送给板卡设备上的CA,启动相应的测试服务,CA接收到相应的测试命令后,调用相关功能函数,并将调用结果通过TCP\/IP协议返回给上位机软件,上位机测试软件通过分析,反馈测试结果,测试完成之后,可以直接关闭板卡设备电源。
综上,相比现有技术中等到实际芯片制造完成之后,再进行后续开发测试工作,本实施方式的板卡设备以CPU与FPGA芯片相结合的方式实现所要开发硬件的调试版本,可以使得硬件开发完成之后,迅速在板卡设备上做原型实现,保障了后续开发测试的基础,在上述软硬件设计完成之后,可以开展相关调试工作,对设计进行快速迭代反馈,有力保障设计的完善性与高效性。因此使用该板卡设备进行TEE测试,不必等到芯片流片回来,这样大大缩短了产品的整体开发周期,使得软硬件的设计能够在一定程度上实现同步,并给不断完善设计提供了更多的时间。
前述对本实用新型的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本实用新型限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本实用新型的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本实用新型的各种不同的示例性实施方案以及各种不同的选择和改变。本实用新型的范围意在由权利要求书及其等同形式所限定。
设计图
相关信息详情
申请码:申请号:CN201920706252.4
申请日:2019-05-17
公开号:公开日:国家:CN
国家/省市:11(北京)
授权编号:CN209570925U
授权时间:20191101
主分类号:G06F 11/267
专利分类号:G06F11/267
范畴分类:40B;
申请人:北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司
第一申请人:北京智芯微电子科技有限公司
申请人地址:100192 北京市海淀区西小口路66号中关村东升科技园A区3号楼
发明人:谢旭明;唐晓柯;胡毅;甘杰;王喆;刘辉志;魏佳;胡晓波
第一发明人:谢旭明
当前权利人:北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网有限公司
代理人:周际;郑群
代理机构:11279
代理机构编号:北京中誉威圣知识产权代理有限公司
优先权:关键词:当前状态:审核中
类型名称:外观设计
标签:存储芯片论文; 通信接口论文; cpu接口论文; cpu时间论文; 操作系统开发论文; 通信论文; 芯片论文; tee论文; FPGA论文; 接口论文;