ATLAS MDT二期升级前端电子学中的TDC ASIC研究

论文摘要

大型强子对撞机（Large Hadron Collider,LHC）是世界上最大的,也是对撞能量最高的质子加速器。其在粒子质量起源、超对称物理、暗物质、高维物理等物理研究领域起到至关重要的作用。为了能使LHC发挥到最大作用,计划在未来十年中通过多次升级将其亮度提高十倍。超环面仪器（A Toroidal LHC ApparatuS,ATLAS）实验是LHC上最重要的通用目的探测器装置之一,可以对多种粒子进行精确测量,为精确测量和发现新的物理现象等物理学前沿课题提供强有力的工具。为了应对LHC升级后更高亮度的探测需求,ATLAS也需要进行一系列升级。监控漂移管室（Monitored Drift Tube chambers,MDT chambers）作为ATLAS中重要的子探测器系统可以提供精确的μ子动量测量。由于当LHC升级后现有的μ子探测系统的触发系统已经无法提供精度足够高的触发信号,因此计划在二期升级中将MDT chambers加入触发系统中以提高整个ATLAS探测器的触发精度及触发效率。为此MDT的前端电子学中核心的时间数字转换（Time-to-Digital Converter,TDC）专用集成电路（Application-specific integrated circuit,ASIC）需要进行重新设计以应对二期升级后MDT前端电子学的要求。重新设计后的TDC必须具有低读出延迟、低功耗、同时兼容无硬件触发和触发读出两种模式、高灵活度读出方式等特点。本论文针对MDT二期升级前端电子学的性能指标及应用需求,展开了多通道、低功耗、读出方式灵活的TDC ASIC研究,实际设计了一款基于CMOS 130 nm工艺的TDC芯片,并成功流片。测试结果显示此TDC成功达到本论文的研究目标。本论文的内容安排如下:第一章主要介绍了 ATLAS MDT探测器系统的现状以及其在升级过程遇到的挑战。现有的ATLAS探测器系统已经取得巨大成绩,然而现有的ATLAS MDT探测器系统无法应对LHC亮度升级后更高的数据率。为此需要对MDT探测系统的前端电子学进行重新设计,以获取精度更高、效率更好的触发和读出前端系统,其中的核心器件便是本文所研究的TDC ASIC。第二章主要介绍了目前主流的时间数字变换方法。时间是一个极为重要的物理量,在很多领域都有对其进行精确测量的需求。针对不同的应用需求,多种精确时间数字变换的方法被发展出来。本章中对多种变换方法进行了调研,分析其变换的原理,优缺点和适用的应用场景,以及其在FPGA或者ASIC上实现的案例。第三章介绍了本论文所研究芯片的具体指标,根据此指标和应用场景,选择了时钟分相技术作为本论文所研究TDC芯片进行细测量时间的技术路线,并确定了本论文所研究TDC芯片的整体架构。论文工作中针对时间量化电路核心模块时钟状态锁存器进行了研究,并提出了脉冲使能型的锁存器结构,实现了锁存器速度与功耗的优化设计。同时设计和实现了整个芯片的时间量化通道。第四章介绍了本论文针对MDT前端电子学需求所设计的TDC芯片读出逻辑。工作中对无硬件触发读出和触发读出两种模式进行了深入的研究。针对应用的场景设计了低延迟的无触发读出模式,以及基于通道内部CAM（Content Addressable Memory）的触发读出模式。本章还介绍了所研究的TDC芯片多种接口的设计和实现,包括配置接口、控制接口和数据接口。第五章主要介绍了本论文所研究TDC总体的实现情况以及其测试结果。基于CMOS 130 nm工艺,成功实现了集成24个前后沿测量通道、低功耗、读出方式灵活的TDC芯片。测试结果显示其Bin Size平均值为781.25 ps,不一致性小于±40 ps;时间测量精度在全量程范围内都好于276ps RMS（最好可达64 ps RMS）;功耗小于250 mW;在丢包率小于0.1%的条件下读出延迟小于450 ns。上述性能满足了MDT二期升级前端电子学的需求。另外通过多通道进一步内插,可以得到Bin Size为195 ps,不一致性小于±10ps,时间测量精度在全量程范围内都好于69 ps RMS（最好可达43 ps RMS）的更高精度的TDC。最后一章对论文工作进行总结,并展望了下一步工作。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
•   1.1 大型强子对撞机及其升级计划
•     1.1.1 大型强子对撞机简介
•     1.1.2 大型强子对撞机高亮度升级计划
•   1.2 超环面探测器简介
•   1.3 ATLAS中μ子谱仪及其子系统监控漂移管室简介
•     1.3.1 ATLAS中μ子谱仪及其升级计划简介
•     1.3.2 μ子谱仪监控漂移管室及其读出系统介绍
•     1.3.3 μ子触发及读出电子学Phase Ⅱ Upgrade
•   1.4 MDT前端电子学系统现状及其Phase Ⅱ升级计划
•     1.4.1 MDT前端电子学现状
•     1.4.2 MDT前端电子Phase Ⅱ升级计划
•   参考文献
• 第二章 时间数字变换器的基本原理与实现方法
•   2.1 时幅转换型TDC
•     2.1.1 电流充电型TDC
•     2.1.2 RC结构TDC
•   2.2 基于延迟链的TDC
•     2.2.1 基本延迟链TDC
•     2.2.2 受控延迟链TDC
•   2.3 游标卡尺型TDC
•     2.3.1 游标卡尺延迟链TDC
•     2.3.2 环形游标卡尺TDC
•     2.3.3 脉冲收缩型TDC
•   2.4 Wave union TDC
•     2.4.1 A型Wave union TDC
•     2.4.2 B型Wave Union TDC
•   2.5 时间放大型TDC
•     2.5.1 Wilkinson型TDC
•     2.5.2 基于RS锁存器的时间放大器
•   2.6 其他类型的TDC
•     2.6.1 Pipeline型TDC
•     2.6.2 DLL阵列型TDC
•   2.7 应用于高能物理实验中的典型时间数字变换器
•     2.7.1 HPTDC
•   2.8 本章小结
•   参考文献
• 第三章 芯片整体结构及时间数字化电路
•   3.1 芯片整体结构
•     3.1.1 芯片指标要求
•     3.1.2 芯片整体结构
•   3.2 时钟产生电路
•     3.2.1 时钟产生电路总体结构
•     3.2.2 时钟产生电路主要性能指标
•   3.3 通道内量化电路研究
•     3.3.1 通道内量化电路总体结构研究
•     3.3.2 关键子模块时钟状态锁存器研究
•     3.3.3 辅助电路结构
•     3.3.4 通道内量化电路实现
•   3.4 本章小结
•   参考文献
• 第四章 TDC数据读出逻辑
•   4.1 读出电路总体结构
•   4.2 无触发读出模式的研究及实现
•     4.2.1 通道读出逻辑
•     4.2.2 多通道读出模型及仿真
•     4.2.3 无触发读出数据格式
•   4.3 触发读出模式的研究及实现
•     4.3.1 触发读出原理
•     4.3.2 基于通道内CAM的触发匹配
•     4.3.3 触发接口
•     4.3.4 触发事件建立模块
•     4.3.5 触发读出数据格式
•   4.4 芯片配置、控制及串行数据接口
•     4.4.1 基于JTAG的配置接口
•     4.4.2 芯片控制接口
•     4.4.3 串行数据接口
•   4.5 读出逻辑验证及实现
•   4.6 本章小结
•   参考文献
• 第五章 芯片总体实现及测试结果
•   5.1 芯片管脚分布及总体布局
•     5.1.1 芯片管脚分布
•     5.1.2 芯片整体布局
•   5.2 测试结果
•     5.2.1 测试平台概述
•     5.2.2 TDC芯片量化性能测试
•     5.2.3 TDC无触发读出模式测试
•     5.2.4 TDC触发读出模式测试
•     5.2.5 其他测试
•   5.3 多通道内插减小Bin Size测试
•   5.4 本章小结
•   参考文献
• 第六章 总结与展望
•   6.1 总结
•   6.2 展望
• 附录
•   附录A TDC芯片配置寄存器表
•   附录B TDC芯片管脚表
• 致谢
• 在读期间发表的学术论文

文章来源

类型: 博士论文

作者: 梁宇

导师: 安琪,赵雷

关键词: 超环面仪器,监控漂移管,时间数字变换器,专用集成电路,无硬件触发读出

来源: 中国科学技术大学

年度: 2019

分类: 基础科学

专业: 物理学

单位: 中国科学技术大学

基金: 国家重点研发计划项目(No.2016YFA0400100),国家自然科学基金(No.11722545)

分类号: O572

总页数: 190

文件大小: 19782K

下载量: 132