导读:本文包含了片上总线论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:总线,多核,处理器,系统,逻辑,时序,网络。
片上总线论文文献综述
王澧[1]（2015）在《“中微一号”SoC片上总线系统设计》一文中研究指出随着半导体水平步入超深亚微米时代,电路设计能力以及制造能力得到了极大发展。为了解决系统设计复杂性以及上市时间紧迫性的问题,基于IP复用的设计办法逐渐成为了电路设计中的主流技术。SoC芯片的整体性能、系统功耗和各模块设计的复杂程度主要由内部总线的结构来决定,因而片上总线系统的设计可以决定SoC芯片设计的成功与否。由ARM公司推出的AMBA片上总线是当前业界最流行的总线标准之一,已获得了广泛应用。AMBA总线规范包括AHB总线和APB总线。本文在研究片上总线的基础上,充分理解了AMBA总线协议,采用自顶向下的设计方法,搭建基于AMBA协议的AHB-APB总线架构,设计了AHB仲裁器、译码器、APB桥,另外还完成了DMA控制器,DES算法加密模块等IP核。整个电路采用Verilog HDL进行代码编写,用NC-Verilog进行功能仿真,最后采用TSMC 65nm CMOS工艺库进行综合及布局布线并完成流片验证。本文所设计的片上总线系统已经在SoC芯片中得到了流片验证,各项指标均能满足项目要求。该SoC作为一款面向嵌入式应用的低功耗、高速度、高性能DSP,支持SIMD操作,支持浮点运算,芯片经实际测试频率可达500MHz,乘加运算能力可达2GMACS,适合于通信和图像处理的应用。芯片采用TSMC65nm GP 1P9M工艺制造,电路规模约为750万门,芯片面积为4.30×4.95mm2,内核电压1.0V,I/O电压2.5V,芯片采用BGA576封装,项目的成功可以为下一代SoC的设计提供强有力的技术支撑。(本文来源于《东南大学》期刊2015-05-01）
逄涛,段振华[2]（2014）在《WISHBONE片上总线符号模型检测》一文中研究指出随着多核体系结构的出现和普及,片上总线逐渐成为影响片上系统功能和性能的关键部件.因此,片上总线的验证成为片上系统设计中一个重要组成部分.模型检测作为一种主流的形式化验证方法,可以自动化穷举搜索系统行为以决定片上系统的设计是否满足设计规范.然而,模型检测受制于状态空间爆炸问题,且现有规范语言如计算树逻辑和线性时序逻辑等的描述能力有限.提出了一种基于命题投影时序逻辑的WISHBONE片上总线符号模型检测方法.该方法将以Verilog硬件描述语言实现的WISHBONE总线转化为以NuSMV模型检测工具的建模语言SMV描述的系统模型,使用命题投影时序逻辑描述WISHBONE总线期望的性质,通过PLSMC工具验证系统模型是否满足期望的性质.实验结果表明该方法能够有效验证WISHBONE片上总线的定性性质,以及时间敏感和迭代性等定量性质.(本文来源于《计算机研究与发展》期刊2014年12期）
韩怀宇,张建军,袁凤[3]（2014）在《基于FPGA状态机和片上总线的CompactPCI异步串口板设计方案》一文中研究指出首先简要介绍了CompactPCI异步串口板的通常设计方法,并且提出了这些方法的不足之处,重点阐述了基于FPGA状态机和片上总线的新设计方案,以及该方案的技术优势,随后公布了基于该方案的异步串口板达到的性能指标。通过比较有关应答延迟的试验数据,提出了基于FPGA状态机和基于DSP处理器的异步串口板卡存在明显的处理速度差异问题,并基于两种设计方案,解释了形成差异的原因。最后提出了FPGA状态机对外部总线存储器或端口的访问管理性能大幅超越了任何一款DSP处理器的观点,并对同行提出了类似研发项目的设计建议。(本文来源于《电子产品世界》期刊2014年07期）
李涛[4]（2014）在《多核网络处理器片上总线的设计与验证》一文中研究指出为了满足现代网络处理器的性能需求，本文为新一代西电网络处理器（XidianNetwork Processor,XDNP）设计了一组高带宽，并行性好的片上总线，并根据数据信息传输特点，采用了不同的总线结构，实现了性能和资源的良好折中。在设计实现阶段，将XDNP片上总线的结构分为了命令总线部分和数据总线部分。命令总线部分根据目标单元的类型采用了多层总线和共享总线相结合的结构，数据总线部分则根据数据传输量的特点分为了SRAM数据总线和DRAM数据总线，其中SRAM PUSH数据总线、SRAM PULL数据总线、DRAM PULL数据总线采用了交叉开关的总线结构，DRAM PUSH数据总线则采用了多层总线和共享总线相结合的总线结构。XDNP片上总线上的仲裁器以固定优先级算法和轮转优先级算法为基础根据通信特点采用不同的仲裁策略，有效地保证了请求的优先性和公平性，FIFO缓存则保证了系统的并行性。在设计验证阶段，以VMM验证方法学为指导，为XDNP片上总线搭建了测试平台，分别统计了功能覆盖率、断言覆盖率、代码覆盖率并验证了数据的完整性，从而全面证明了设计的正确性。利用Design Compiler在SMIC0.13um工艺下对XDNP片上总线进行了综合，综合频率为400MHZ，系统理论带宽为175Gbps，最后对数据传输时间进行了统计分析，证明了片上总线良好的实时性和并行性。(本文来源于《西安电子科技大学》期刊2014-01-01）
吴海霞,夏乾斌,盛盟,谢群芳,仲顺安[5]（2012）在《基于多值逻辑的高性能片上总线设计》一文中研究指出针对深亚微米条件下线延迟超越器件的延迟影响芯片性能的问题,提出一种新的片上总线模型和架构.采用多值逻辑传输模式实现片上模块间的通信;采用地址预置技术,提高基于四值逻辑的片上模块间的数据传输效率.ADMS仿真结果表明,相对于二值地址预置总线,在保持相同数据吞吐量时,可以使总线的数量明显减少;在保持相同总线数目时,数据吞吐量提高2倍.(本文来源于《北京理工大学学报》期刊2012年10期）
黄小凡[6]（2012）在《基于彩票仲裁机制的片上总线AHB的设计与实现》一文中研究指出随着深亚微米工艺技术的进步，集成电路设计得到有史以来最快的发展，集成电路设计方法面临着巨大挑战。集成电路不断提升的性能、不断增长的规模、不断增强的复杂性和不断增长的开发周期，让集成电路的设计面临着极大的难题。片上系统SOC(System on Chip)的提出就是为了解决这些难题。IP(IntellectualProperty)核是构建SOC系统平台的基础，所以IP核的互联与通信是否高效就成了S0C系统的关键因素。而实现SOC中IP核连接最常见的技术手段是片上总线OCB(On chip Bus)。片上总线可以把各个IP核互连起来，使IP核的设计、移植和复用更加容易。IP核的高效通信与互联的关键影响因素在于片上总线架构。而片上总线的仲裁机制又是影响总线通信的决定因素。本文的目的就是设计一款高效通信与互联的总线IP核。本论文先分析了SOC国内外发展趋势和片上总线(OCB)的概况。由于AMBA (Advanced MicrocontrollerBus Architecture)总线体系应用广泛，所以本文以AMBA总线规范中AHB(AdvancedHigh-performance Bus)总线为研究出发点，深入分析与研究AMBA(V2.0)规范中的AHB总线协议，在此基础上进行了AHB总线的IP核开发。AHB总线IP的主要模块包括仲裁器、地址译码器、主设备从设备间的多路选择器，其中AHB总线的仲裁器设计是本文设计的重点。当下主流的仲裁算法有固定优先级仲裁机制和循环优先级仲裁机制等。本文在分析了各种仲裁机制优缺点后，选择彩票仲裁机制作为AHB仲裁器的仲裁原理进行设计。该仲裁算法很好的保证了总线的公平性与优先性，可以实现各总线主设备按比例可控占用总线，能有效地保证总线带宽的分配。论文最后在Mentor Graphics的ModelSim5.8版本平台下对设计的Verilog代码进行了功能级的仿真验证。在功能验证正确情况，在Synopsys公司的Design Compiler下对设计进行综合，检查设计的面积、时序和功耗参数，最终说明了设计的正确性。(本文来源于《西安电子科技大学》期刊2012-01-10）
李晓红[7]（2011）在《低功耗片上总线编码机制的研究与设计》一文中研究指出随着技术的发展,片上系统的集成度越来越高,系统的工作频率也不断提高,功耗问题成为了集成电路发展的一个瓶颈。而工艺进入深亚微米阶段后,线与线之间的距离越来越短,由线间耦合电容带来的动态功耗成为了芯片功耗的一个重要组成部分。因此降低总线的动态功耗已经成为了研究的热点。总线低功耗编码则是降低总线动态功耗的最为有效的方法之一。本文首先设计了一种改进的Even/Odd Bus Invert总线编码方案,致力于降低总线上无规律数据的耦合翻转数目,从而达到降低动态功耗的目的。该方法的提出是基于2004年Naveen K. Samala和Damu Radhakrishnan等人提出的Even/Odd Bus Invert总线编码方法,针对32位随机数据,本文提出的改进E/O BI编码方法降低了32.25%的耦合翻转数,比原方法提高了11.32%。针对目前主流的片上总线AMBA AHB总线和AMBA AXI总线,本文根据总线各自的特点,在改进的E/O BI编码基础上,分别提出了针对AHB地址总线的混合型低功耗总线编码方案,以及针对AXI数据通道的低功耗总线编码方案。本课题搭建了基于AHB总线的SoC平台以及硬件实现AXI总线架构来测试编码效果,测试结果表明,这两种编码方法都具有较好的编码效果,针对AHB的混合型总线编码方案降低了51.47%的耦合翻转数,针对AXI的总线编码方案针对第一组测试数据和第二组测试数据分别降低了10.57%和23.80%的耦合翻转数。(本文来源于《上海交通大学》期刊2011-12-28）
饶云华,李德识,田茂,隋竹翠[8]（2011）在《多核实验平台的片上总线设计》一文中研究指出针对多核实验需求,对基于多核EDA实验平台的多CPU互连技术进行了探讨。讨论了以IP(Intellectual Property)内核为中心的AXI总线协议,包括协议特性以及基于AXI(Advanced e Xtensible Interface)协议的设计与验证等,并在此基础上提出了基于AXI协议的多CPU互连设计方案。该方案能促进IP核的复用,缩短设计时间并提高系统性能。(本文来源于《长江大学学报(自然科学版)》期刊2011年01期）
孙波[9]（2011）在《多核SOC定制控制处理器与片上总线接口设计与实现》一文中研究指出互联网技术的高速发展,使得人们对于网络提出了更高的带宽要求和各种更加复杂的服务需求,宽带化、移动化、IP化和融合化成为了网络技术发展的趋势。这种高速发展的趋势下,网络处理器应运而生。网络处理器是一种可编程的多核芯片,不但可为系统提供类似ASIC的处理速度,而且可以提供类似通用处理器的灵活性。本文重点研究了网络处理器的片上总线,完成了用于系统初始化配置的定制控制处理器的硬件设计及片上总线互联方案设计,并重点对内存控制器AMBA接口的关键技术进行了研究。本文参考的系统总线是AMBA 2.0总线协议的子集,按照AMBA总线中AHB规定的通信协议实现了网络处理器中系统初始化配置及内存控制器AMBA接口的功能,使得整个初始化信息由定制控制处理器按照AMBA总线协议发送至各模块的AMBA接口,并最终配置到各个模块。完成了内存控制器AMBA接口中的同步FIFO、AMBA_logic interface,系统初始化配置处理器的RTL级设计,使用ModelSim及ISE软件进行了功能仿真与验证,并对网络处理器整个系统初始化配置进行了功能验证。同时使用DesignCompiler对本文所设计的总线接口模块和定制控制处理器模块分别进行了逻辑综合,在SMIC 0.25μm工艺下均达到250MHz以上的执行性能,满足设计要求。本文完成了网络处理器系统初始化定制控制处理器以及内存控制器AMBA接口的RTL设计,并对设计结果进行了功能仿真和逻辑综合,相关结果表明,设计能够较好地完成项目的具体要求。(本文来源于《西安电子科技大学》期刊2011-01-01）
刘培彦[10]（2011）在《基于分离传输的网络处理器片上总线设计与实现》一文中研究指出随着大规模集成电路和半导体工艺的发展,片上系统(SoC)越来越广泛地被应用到各个领域。板级和ASlC中的总线结构己无法满足复杂的芯片要求,片上总线(On Chip Bus,OCB)设计技术己成为目前SoC设计的一个关键技术。如何方便快捷地集成IP核,使得SoC中各个功能模块的信息交互高效进行,是该领域亟需解决的问题。本文为网络处理器XDNP的异构多核系统设计了一种高性能的片上总线结构。该总线结构采用了两层总线来实现,分为控制平面层总线和数据平面层总线。我们在设计数据平面总线时,采用了基于分离传输的总线连接,并为该总线设计了基于混合优先级仲裁算法的总线仲裁器,以保证系统中主设备总线使用权的公平性和优先性。控制平面层总线则主要包括两部分:AHB总线和PLB-AHB总线桥。PLB-AHB总线桥实现了具有PLB总线接口的处理器能够和具有AHB总线接口的从设备之间的通信。本文中设计PLB-AHB总线桥,是为了使得具有AHB总线接口的网络处理器系统可以在Xilinx系列的FPGA板中测试验证。在片上总线的验证过程中,本文采用了仿真验证和断言验证(SVA)相结合的验证方法,来进一步保证设计模块的正确性。同时利用断言快速查找和定位设计缺陷的优点,提高了验证效率。在完成功能验证的工作之后,本文搭建了性能对比平台,得出了采用分离总线结构的网络处理器系统,总线吞吐率达到5.8Gbps,相比使用AHB共享总线连接,效率提升2.3倍,平均时延降低了45%。最后,本文使用SYNOPSYS公司的Design Compile工具对片上总线设计模块进行了综合,综合结果表明,片上总线模块在250MHz下的满足时序上的要求,能够达到设计规格中片上总线工作频率为232MHz的设计指标。(本文来源于《西安电子科技大学》期刊2011-01-01）
片上总线论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着多核体系结构的出现和普及,片上总线逐渐成为影响片上系统功能和性能的关键部件.因此,片上总线的验证成为片上系统设计中一个重要组成部分.模型检测作为一种主流的形式化验证方法,可以自动化穷举搜索系统行为以决定片上系统的设计是否满足设计规范.然而,模型检测受制于状态空间爆炸问题,且现有规范语言如计算树逻辑和线性时序逻辑等的描述能力有限.提出了一种基于命题投影时序逻辑的WISHBONE片上总线符号模型检测方法.该方法将以Verilog硬件描述语言实现的WISHBONE总线转化为以NuSMV模型检测工具的建模语言SMV描述的系统模型,使用命题投影时序逻辑描述WISHBONE总线期望的性质,通过PLSMC工具验证系统模型是否满足期望的性质.实验结果表明该方法能够有效验证WISHBONE片上总线的定性性质,以及时间敏感和迭代性等定量性质.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
片上总线论文参考文献
[1].王澧.“中微一号”SoC片上总线系统设计[D].东南大学.2015
[2].逄涛,段振华.WISHBONE片上总线符号模型检测[J].计算机研究与发展.2014
[3].韩怀宇,张建军,袁凤.基于FPGA状态机和片上总线的CompactPCI异步串口板设计方案[J].电子产品世界.2014
[4].李涛.多核网络处理器片上总线的设计与验证[D].西安电子科技大学.2014
[5].吴海霞,夏乾斌,盛盟,谢群芳,仲顺安.基于多值逻辑的高性能片上总线设计[J].北京理工大学学报.2012
[6].黄小凡.基于彩票仲裁机制的片上总线AHB的设计与实现[D].西安电子科技大学.2012
[7].李晓红.低功耗片上总线编码机制的研究与设计[D].上海交通大学.2011
[8].饶云华,李德识,田茂,隋竹翠.多核实验平台的片上总线设计[J].长江大学学报(自然科学版).2011
[9].孙波.多核SOC定制控制处理器与片上总线接口设计与实现[D].西安电子科技大学.2011
[10].刘培彦.基于分离传输的网络处理器片上总线设计与实现[D].西安电子科技大学.2011
论文知识图
