四采样低噪声CMOS探测器读出电路论文和设计-袁红辉

全文摘要

本专利公开了一种四采样低噪声CMOS探测器读出电路，包括一个光敏探测器、一个可变增益CTIA积分电路、一个四采样电路和输出放大器。当复位脉冲Reset为低电平时，CTIA处于积分状态，光敏探测器光生电流存储在积分电容上；当复位脉冲Reset为高电平时，CTIA处于复位状态。复位信号由复位采样脉冲R1和R2交替输入信号控制，采样信号由信号采样脉冲S1和S2交替输人信号控制，选择开关selA和selB交替控制复位信号和积分信号的输出。通道最终输出信号为相关的积分光信号和复位信号之差，实现真正的相关采样降低电路的相关噪声，最后由每个通道的输出放大器进行差分放大输出。CTIA积分电路为可变增益两挡积分，能适应不同光强的探测，增加了读出电路的适应范围。

主设计要求

1.一种四采样低噪声CMOS探测器读出电路，包括一个光敏探测器、一个可变增益CTIA积分电路、一个四采样电路和一个输出放大器；其特征在于：所述的四采样电路的输入端与一个可变增益CTIA积分电路的输出端相连，四采样电路的输出端接输出放大器的输入端；四采样电路包括两个复位开关R1、R2，两个信号采样开关S1、S2，四个负载电容Cload，二组选通开关SelA、SelB；所述的可变增益CTIA积分电路包括两个积分电容Cint1和Cint2，或包含多级积分电容，一个由PGA控制的增益控制开关Gain，一个积分复位开关Reset，CTIA差分放大器采用折叠共源共栅结构，MOS管M5、M6、M13、M17构成差分输入的共源共栅结构，M16、M18为差分输出的有源负载，M7、M14为共源共栅电流驱动管；四采样电路对探测器积分开始前、积分开始后、积分完成后等不同时刻的光电信号进行分别采样和存储，使得探测器的输出信号可以灵活处理并降低器件的读出噪声。

设计方案

1.一种四采样低噪声CMOS探测器读出电路，包括一个光敏探测器、一个可变增益CTIA积分电路、一个四采样电路和一个输出放大器；其特征在于：

所述的四采样电路的输入端与一个可变增益CTIA积分电路的输出端相连，四采样电路的输出端接输出放大器的输入端；

四采样电路包括两个复位开关R1、R2，两个信号采样开关S1、S2，四个负载电容C_{load<\/sub>，二组选通开关Sel_{A<\/sub>、Sel_B<\/sub>；}}

所述的可变增益CTIA积分电路包括两个积分电容Cint1和Cint2，或包含多级积分电容，一个由PGA控制的增益控制开关Gain，一个积分复位开关Reset，CTIA差分放大器采用折叠共源共栅结构，MOS管M5、M6、M13、M17构成差分输入的共源共栅结构，M16、M18为差分输出的有源负载，M7、M14为共源共栅电流驱动管；四采样电路对探测器积分开始前、积分开始后、积分完成后等不同时刻的光电信号进行分别采样和存储，使得探测器的输出信号可以灵活处理并降低器件的读出噪声。

设计说明书

技术领域

本专利涉及一种CMOS电路，具体涉及一种四采样低噪声CMOS读出电路。

背景技术

CMOS探测器由于其独特的优势，在国防和航天领域方面有着极其重要的用途。光电探测技术已被应用到许多领域，理想情况下，只要存在光辐射信号的地方，就可以利用光电探测电路将信号检测出来。

在CMOS探测器的研制中，信噪比是探测器组件的关键参数，良好的信噪比是获得更高清晰度图像的基础，为满足国内航天工程的应用需求，要求在CMOS电路设计的同时考虑低噪声设计。当被探测的信号非常微弱时，常常会出现信号淹没在噪声中的情况，因此，对光电探测电路进行噪声分析，增加减低噪声的措施，对提高光电探测电路的探测能力具有重要的意义。对此，前人已做了大量工作。王立刚、张殿元等人着重分析了光电二极管的噪声，提出了设计低噪声光电二极管的原则和方法；周淑阁、雷玉堂等人从降低电路噪声的角度，设计了低噪声放大器，分别从源阻抗匹配、数字滤波等角度研究了降低光电探测电路噪声的相关措施，并采用了双采样电路，但由于在双采样电路中，一般采用的是前一帧的信号和后一帧的复位信号，并没有实现真正意义上的相关双采样，虽然能在一定程度上降低电路的噪声，但没有把真正相关的固定图像噪声和相位噪声去除干净，用本方法设计的四采样电路能进一步在双采样基础上，将前一帧的信号和前一帧的复位信号都存储在采样电路中，在后一帧同时读出进行差分，去除固定图像噪声和相位噪声，实现真正意义上的相关采样，更好地降低电路总的读出噪声。

发明内容

本专利利用四采样结构实现真正意义上的相关采样，有效的减小了固定图像噪声、1\/f噪声和KTC噪声，提高读出信噪比，增大动态范围。

该四采样结构包括一个光敏探测器、一个可变增益CTIA积分电路、一个四采样电路和输出放大器(图1)。当Reset为低电平时，CTIA处于积分状态，光敏探测器光生电流存储在积分电容上；当Reset为高电平时，CTIA处于复位状态。复位信号由R1和R2交替输入信号控制，采样信号由S1和S2交替输人信号控制，selA和selB交替控制R1、S1输出和R2、S2的输出。各通道最终输出信号为相关的光信号和复位信号之差，实现真正的相关采样降低电路的相关噪声，最终由每个通道的输出放大器进行差分放大输出。CTIA积分电路为可变增益两挡积分，能适应不同光强的探测，增加了读出电路的适应范围。

差分放大器模块采用差分输入的折叠共源共栅结构的放大电路(图2)，M5、M6、M13、M17构成差分输入的共源共栅结构，M16、M18为差分输出的有源负载，M7、M14给共源共栅提供电流源,bias1、bias2、bias3为偏置电压端口，In-、In+为差分运算放大器的正负输入端。其中差分输入对管M5、M6，采用叉指晶体管，尽量保证上下和左右对称，且在输入对管的外面使用保护环。

其特征在于：四采样电路的输入端连接在可变增益CTIA积分电路的输出端，四采样电路的输出端接输出放大器的输入端。四采样电路包括两个复位开关R1、R2，两个信号采样开关S1、S2，四个负载电容Cload，二组选通开关SelA、SelB。与传统的双采样电路不同的是，四采样电路可以对探测器积分开始前、积分开始后、积分完成后等不同时刻的光电信号进行分别采样和存储，使得探测器的输出信号可以灵活处理并降低器件的读出噪声。

放大器采用差分输入的一级折叠共源共栅结构，克服了传统的二级放大使用的较大米勒补偿电容而占用过多的面积；该四采样电路能实现真正意义上的相关双采样减少固定图像噪声和1\/f噪声，噪声比传统的普通两采样读出电路低，可应用于微光CMOS探测器信号的读出。

本专利的优点如下：

1.CMOS探测器四采样电路在CTIA积分电路后采用四采样结构，能实现真正意义上的相关噪声去除功能，有效地减低电路输出噪声，增加了读出电路的动态范围，适合于微弱信号探测领域。

2.CTIA积分电路中使用了共源共栅结构，电源电压抑制比较高，减小了电源纹波引入的噪声。在积分电路中使用了大小不同的两个电容，适应不同光强信号的探测。

3.四采样CMOS探测器读出电路版图设计中，将N阱中的NMOS晶体管周围加上接电源的N+环，在NMOS晶体管周围加上接地电位的P+环，再将这些扩散环用金属短接,以减小接电源和接低电位的电阻，这样可以使得多数载流子在衬底或阱中形成的电阻电压降在注入寄生晶体管基区之前被保护环收集,不但可以减小寄生电阻阻值,还可以降低PNP管的电流增益,有效的防止闩锁。

附图说明

图1为CMOS探测器四采样单元结构示意图。

图2为CMOS探测器四采样电路工作时序图。

图3为CMOS探测器CTIA放大器电路结构图。

具体实施方式

下面结合附图对本专利的具体实施方式作进一步的详细说明：

实施例1

图1为CMOS探测器四采样电路单元结构示意图，包括一个光敏探测器、一个可变增益CTIA积分电路、一个四采样电路和输出放大器。当Reset为低电平时，CTIA处于积分状态，光敏探测器光生电流存储在积分电容上；当Reset为高电平时，CTIA处于复位状态。复位信号由R1和R2交替输入信号控制，采样信号由S1和S2交替输人信号控制，selA和selB交替控制R1、S1输出和R2、S2的输出。各通道最终输出信号为相关的光信号和复位信号之差，实现真正的相关采样降低电路的相关噪声，最终由每个通道的输出放大器进行差分放大输出。CTIA积分电路为可变增益两挡积分，能适应不同光强的探测，增加了读出电路的适应范围。

实施例2

图2为CMOS探测器四采样读出电路工作时序图，CLK为时钟脉冲，SYNC为帧周期的起始脉冲，RESET为帧周期的复位脉冲，R1和R2为复位后的复位采样信号脉冲，S1和S2为积分完成后的信号采样脉冲，selA和selB为两个阶段，R1和S1是在selA为低电平时采样保持在各自的采用电容上，在selA为高电平时按顺序读出，R2和S2是在selB为低电平时采样保持在各自的采用电容上，在selB为高电平时按顺序读出，selA和selB为相反的时序脉冲。当RESET为低电平时，CTIA处于积分状态，光敏探测器光生电流存储在积分电容上；当RESET为高电平时，CTIA处于复位状态。复位信号由R1和R2交替输入信号selA和selB控制，采样信号由S1和S2交替输人信号selA和selB控制，即selA和selB交替控制R1、S1输出和R2、S2的输出。各通道最终输出信号为相关的光信号和复位信号之差，实现真正的相关采样降低电路的相关噪声，最终由每个通道的输出放大器进行差分放大输出。降低了固定图像噪声以及1\/f噪声影响。

实施例3

在设计CMOS低噪声探测器总版图及引脚排布时，为降低电路总噪声，所有的数字PAD和模拟PAD分开布局，数字电源和模拟电源分开供电，尽量减小数字的脉冲冲击通过衬底耦合到模拟部分。在画版图时，所有的放大器对管都采用叉指晶体管，尽量保证上下和左右对称，这样可以减小CMOS差分运算放大器的输入端失调，特别是差分放大器的输入管，尤为重要，在本电路中，由于差分输入对管采用了上下和左右对称，这在很大程度上减小了整个差分运算放大器的输入失调，提高了电路的对称性能，降低了失调电压引起暗电流带来的电路总噪声。

在版图设计中，尽量增加P+区与N+区形成的衬底接触与阱接触的数目抑制闩锁效，将N阱中的NMOS晶体管周围加上接电源的N+环，在NMOS晶体管周围加上接地电位的P+环，再将这些扩散环用金属短接,以减小接电源和接低电位的电阻，这样可以使得多数载流子在衬底或阱中形成的电阻电压降在注入寄生晶体管基区之前被保护环收集,不但可以减小寄生电阻阻值,还可以降低PNP管的电流增益,有效的防止闩锁。

实施例4

此差分输入电路(图3)总的噪声主要由输入管M5、M6管决定,其等效输入噪声电压计算公式为:

设计图

四采样低噪声CMOS探测器读出电路论文和设计

四采样低噪声CMOS探测器读出电路论文和设计-袁红辉

全文摘要

主设计要求

设计方案

设计说明书

相关信息详情

猜你喜欢