导读:本文包含了分频器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:分频器,频率,分频,相位,小数,电路,调制器。
分频器论文文献综述
王增双,高晓强[1]（2019）在《一款低相位噪声的可编程分频器》一文中研究指出设计了一款低相位噪声的可编程分频器,主要用于高鉴相频率的锁相环频率源中。电路设计采用2/3分频器级联结构,通过数选电路实现连续可变分频。从相位噪声产生机理、噪声来源及相位噪声与抖动的关系等方面分析影响分频器相位噪声的关键因素,通过工艺选择、电路设计和仿真分析来优化分频器的相位噪声。采用0.13μm SiGe BiCOMS工艺进行了设计仿真和流片,芯片面积为1.3 mm~2。测试结果表明:该分频器最高工作频率为20 GHz,电源电压为+3.3 V,最大电流为80 mA,可实现1～31连续分频,在输入6 GHz正弦波信号下20分频时的相位噪声为-145 dBc/Hz@1 kHz。(本文来源于《半导体技术》期刊2019年12期）
王征晨,武照博,齐全文,王兴华[2]（2019）在《应用于K波段分数分频频率综合器的多模分频器设计与优化》一文中研究指出基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32～39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.(本文来源于《北京理工大学学报》期刊2019年11期）
王琳,吴伟斌[3]（2019）在《基于线性混频技术的注入锁定四分频器》一文中研究指出基于TSMC 0.13μm CMOS工艺,提出并设计了一款新颖的注入锁定四分频器。传统的谐波混频注入锁定四分频器限制了锁定范围,新方法采用线性混频技术、基于交叉耦合振荡器结构设计了一款宽带锁定范围的注入锁定四分频器。仿真结果表明,在1 V的电压偏置下,分频器取得了8.2～13 GHz的工作频率,锁定范围为4.8 GHz (45.3%),消耗的功耗为5.2 mW,相位噪声取得了-135.7 dBc/Hz@1 MHz的良好性能,版图大小为0.93 mm×0.62 mm。(本文来源于《微型电脑应用》期刊2019年06期）
王晶楠,赵宏亮,李威[4]（2019）在《一种高速的全差分等占空比分频器设计》一文中研究指出以提高延迟锁定环(Delay Locked Loop,DLL)输出系统时钟的灵活性为目标,提出了一种应用于高速DLL的可配置全差分等占空比整数半整数分频器。基于周期插入的思想,采用差分时钟信号周期插入及脉冲展宽的方法,设计了一种互锁的差分电路结构。相比于传统方法,具有工作频率高、抗干扰性好、可实现等占空比等优点。基于GF 28 nm标准CMOS工艺,采用全定制设计方法实现。仿真结果表明,在1.0 V标准电源电压下,其最高工作时钟频率可达到1.2 GHz,可实现1.5至16共22种分频比,版图面积为(21×38)μm~2,整体模块功耗仅为0.776 mW。(本文来源于《电子设计工程》期刊2019年14期）
邵玉娟[5]（2019）在《5.8G ETC系统中小数分频器的研究》一文中研究指出为了缓解交通拥堵,现在越来越多的城市在收费处采用电子不停车收费系统(Electronic Toll Collection,简称ETC)。本文以5.8GHz ETC为背景,对锁相环中小数分频器进行相应的分析和设计。在ETC等无线通讯系统中,频率综合器起到独一无二的作用。它是无线收发机中射频芯片的核心模块,可以为整个电路系统提供一个稳定的、高精度的、可编程和低噪声的本振信号。而sigma delta小数型频率综合器又因具有低相位噪声、最小频率步长不仅仅是参考频率的整数倍、高分辨率和快速切换频率等优点引起广泛的关注,而这些优点又主要得益于小数分频器。因为小数分频器是整个频率综合器中从高频过渡到低频的“桥梁”,VCO输出的高频信号经过小数分频器之后变为低频信号,该信号作为鉴频鉴相器的一个输入信号与参考频率进行比较。同时,小数分频器也是整个电路能够在高频环境下工作且功耗较低的关键和前提。所以研究和设计一个高质量的小数分频器是十分必要的。但是随着小数分频器的深入研究,研究者们发现,小数分频器不是十全十美的,小数杂散就是其不可忽略的缺点。由于小数杂散距离中心频率很近,所以想要通过滤波器将其滤除是很难实现的。因此抑制小数杂散是小数分频器设计过程中的重要工作。本论文的具体工作安排如下:1、小数分频比实现:sigma delta调制器输出控制信号,控制多模分频器的瞬时分频比,在一定时间段内取平均值;2、改进型的2/3分频器:通过电路分析,在传统9管二输入的TSPC的基础上提出一种改进的叁输入的TSPC锁存器,并在此基础上提出一种不同以往结构的2/3预分频器。3、小数杂散的抑制:sigma delta调制器由于其稳定性、噪声整形和低功耗等特性而成为抑制小数杂散的主要方法,本论文借助simulink对sigma delta调制器的MASH结构进行建模和仿真,提出抑制小数杂散的改进方法——随机加抖和SDM相结合,比较分析sigma delta调制器的结构阶数和输入数据位数对性能的影响;4、5.8G ETC系统小数分频器的设计:本论文基于SMIC 0.13um工艺设计了一个应用于5.8G ETC芯片中的小数分频器,分频范围为64~127,最小频率步长为:500Hz,版图面积为0.019mm2,VDD电压为1.5V时功耗为0.26mA。流片测试结果显示该小数分频器能够准确的实现系统所需的小数分频比,可以有效的抑制小数杂散。最后对5.8G ETC芯片中小数分频器的设计流程进行了详细的总结。(本文来源于《天津理工大学》期刊2019-03-01）
王洁夫,张润曦,石春琦[6]（2018）在《用于Ka波段锁相环的宽带注入锁定分频器》一文中研究指出基于0.13μm CMOS工艺,提出了一种用于Ka波段锁相环频率综合器的宽带注入锁定分频器。分析了传统注入锁定分频器的结构、自谐振频率和锁定范围。采用2位可变电容阵列和差分信号互补谐振腔直接注入方法,实现了宽带的注入锁定分频。仿真结果表明,当注入信号幅度Vp为0.6V时,该注入锁定分频器在24.1～35.6GHz频率范围内的锁定范围为38.5%。与VCO联合仿真,结果表明,该分频器能准确实现二分频,适用于Ka波段锁相环。(本文来源于《微电子学》期刊2018年06期）
徐雷,孙长智[7]（2018）在《应用Verilog HDL设计等占空比奇数分频器》一文中研究指出在分析了与逻辑关系法、或逻辑关系法原理的基础上,以等占空比七分频器的设计为例,在Quartus II 9.0环境下进行了功能仿真,仿真结果验证了两种设计方法都能实现等占空比七分频器,并进一步说明利用这两种方法可以实现任意等占空比的奇数分频器设计。(本文来源于《安庆师范大学学报(自然科学版)》期刊2018年04期）
俞锦元,А.СУХОВ[8]（2018）在《有源分频器电路技术》一文中研究指出在现代声频放大器设备和有源声系统中应用有源分频器能改善设备的质量并省去价格不菲的大容量电容器和电感线圈。首先提出了对分频器参数的要求,然后说明了与电路失真有关的群延时容许值。最后,介绍了几个用作两分频、叁分频分频器的有源滤波器电路和特性。(本文来源于《电声技术》期刊2018年08期）
许美程[9]（2018）在《高速低功耗二分频器与叁模预分频器的设计》一文中研究指出自从美国在1964年开始投入使用GPS全球定位系统,开始为陆海空叁大领域提供实时、全天候和全球性的导航服务,定位与授时从此有了全球统一的标准。我国从2000年开始组建北斗卫星导航系统,历经十余年的建设,已经从北斗一代的短报文有源定位,发展到北斗二代亚太地区无源定位覆盖,并正在向北斗叁代全球组网迈进。全球卫星导航系统中的射频收发芯片与其他射频通信芯片最大的区别在于其需要长时间不间断工作,导航射频收发芯片的功耗直接决定了移动导航设备的续航时间,因此低功耗成为当前设计的重要指标。本文首先介绍了镜像抑制接收机中频率综合器的基本原理,并给出了具体的结构设计,其次分析比较了分频器的主要结构和工作原理,在此基础上设计了基于电流模主从锁存器结构的正交二分频器,输出四路相位差为90°的正交差分信号,正交相位误差<1.98°,工作电流小于1.93mA。最后重点分析了双模预分频器和叁模预分频器的工作原理,并对基于相位切换技术预分频器的关键技术进行了详细分析,完成了16/16.5/17叁模预分频器的设计,其最小连续分频比为256,工作电流小于1.41mA,配合量化电平减半的Δ-Σ调制器,对输出相位噪声的贡献度降低了6dB。本文中的正交二分频器和16/16.5/17叁模预分频器采用TSMC 0.13μm RF CMOS 1p6m工艺,版图面积分别为60μm×53μm和77μm×54μm。前后仿结果均表明,在全工艺角、温度和电源电压条件下,正交二分频器和16/16.5/17叁模预分频器均工作正常,各项性能均满足设计指标要求。(本文来源于《东南大学》期刊2018-08-01）
郭颖颖[10]（2018）在《双模低功耗注入锁定分频器的研究与设计》一文中研究指出分频器广泛应用于各种电子系统中,如带有前置分频器的锁相环系统、产生各种频率信号的频率综合器、本振源发生器和时钟恢复电路等。这些电子模块可产生设备所需的各种本地振荡信号和信号处理所需的各种频率信号,广泛应用在计算机、通信、雷达、医疗、智慧家居等军事领域和国民的日常生活中。本文提出了一种基于注入锁定技术的双模分频器。首先介绍了频率牵引效应,在注入锁定技术的理论基础上对注入锁定分频器的理论及其关键性能参数进行总结,为本文提供理论支撑。然后介绍了常见的注入锁定分频器的电路结构及其特点,为电路设计实现提供设计思路。最后,在理论和电路的指导下完成本设计,为后续注入锁定分频器的发展提供了技术参考。本文的设计优势及创新点主要体现在以下几个方面:首先,采用衬底偏置结构降低晶体管的阈值电压,实现了低电压工作。同时采用电流复用形式的振荡器,与传统类型振荡器相比功耗至少降低一半。其次,采用双管注入且直接注入的注入方式,双管注入结构可以在信号反向注入时提供振荡信号的二次谐波,实现叁分频;在信号同相注入时实现二分频,且双注入可以增强注入效率并扩大分频器的工作范围。最后,为了克服注入锁定技术固有的锁定范围窄的缺点,本文设计了开关电容阵列,实现了锁定范围的进一步扩大,提高了该分频器的综合性能。完成上述设计后,本文采用SMIC 180nm 1P6M工艺,完成了该分频器的版图。使用Assura工具进行DRC、LVS验证,QRC提取寄生电阻和电容。后仿真结果表明,在注入信号的注入功率为0dBm时,二分频范围为8.74GHz-10.78GHz(20.9%),叁分频范围为13.15GHz-16.23GHz(20.97%),在1V电源电压下功耗为1.43mW,版图面积为0.110mm~2(0.399mm*0.267mm),与同类型结构的分频器相比,在功耗、面积和锁定范围等性能上都具有一定优势。(本文来源于《深圳大学》期刊2018-06-30）
分频器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32～39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
分频器论文参考文献
[1].王增双,高晓强.一款低相位噪声的可编程分频器[J].半导体技术.2019
[2].王征晨,武照博,齐全文,王兴华.应用于K波段分数分频频率综合器的多模分频器设计与优化[J].北京理工大学学报.2019
[3].王琳,吴伟斌.基于线性混频技术的注入锁定四分频器[J].微型电脑应用.2019
[4].王晶楠,赵宏亮,李威.一种高速的全差分等占空比分频器设计[J].电子设计工程.2019
[5].邵玉娟.5.8GETC系统中小数分频器的研究[D].天津理工大学.2019
[6].王洁夫,张润曦,石春琦.用于Ka波段锁相环的宽带注入锁定分频器[J].微电子学.2018
[7].徐雷,孙长智.应用VerilogHDL设计等占空比奇数分频器[J].安庆师范大学学报(自然科学版).2018
[8].俞锦元,А.СУХОВ.有源分频器电路技术[J].电声技术.2018
[9].许美程.高速低功耗二分频器与叁模预分频器的设计[D].东南大学.2018
[10].郭颖颖.双模低功耗注入锁定分频器的研究与设计[D].深圳大学.2018
论文知识图
