全文摘要
本实用新型公开一种基于GPU和FPGA的通用数据采集与信号处理系统，包括数据采集单元、FPGA处理单元、CPU处理单元、若干GPU处理单元、供电单元、互联接口单元、显示单元、外部处理单元，所述互联接口单元与所述数据采集单元、所述FPGA处理单元、所述CPU处理单元、所述GPU处理单元、所述外部处理单元、所述显示单元连接，所述供电单元与所述互联接口单元连接；本实用新型基于GPU和FPGA的通用数据采集与信号处理系统同时包含FPGA、CPU和GPU，能够充分发挥FPGA的I\/O处理能力、CPU的复杂任务处理能力和GPU的并行运算性能。
主设计要求
1.一种基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，包括数据采集单元、FPGA处理单元、CPU处理单元、若干GPU处理单元、供电单元、互联接口单元、显示单元、外部处理单元，所述互联接口单元与所述数据采集单元、所述FPGA处理单元、所述CPU处理单元、所述GPU处理单元、所述外部处理单元、所述显示单元连接，所述供电单元与所述互联接口单元连接。
设计方案
1.一种基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，包括数据采集单元、FPGA处理单元、CPU处理单元、若干GPU处理单元、供电单元、互联接口单元、显示单元、外部处理单元，所述互联接口单元与所述数据采集单元、所述FPGA处理单元、所述CPU处理单元、所述GPU处理单元、所述外部处理单元、所述显示单元连接，所述供电单元与所述互联接口单元连接。
2.如权利要求1所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述互联接口单元包括万兆以太网接口、HDMI接口、PCIe Switch，所述PCIe Switch通过PCIe总线与所述FPGA处理单元、所述GPU处理单元互联，所述PCIe Switch与所述CPU处理单元通过DMA方式数据通信。
3.如权利要求2所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述数据采集单元包括4路模拟输入接口和4通道模数转换器；每路模数转换速度不低于250MSPS，每路模数转换采样位宽不低于14位。
4.如权利要求3所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述数据采集单元通过RapidIO总线与所述互联接口单元进行数据交换，每通道RapidIO数据传输速率不低于5Gbps。
5.如权利要求2所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，每个所述GPU处理单元包含一GPU处理器，所述GPU处理单元与所述互联接口单元通过1路PCIe3.0×4进行数据交换。
6.如权利要求3所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述互联接口单元采用6U VPX架构，所述互联接口单元还包括4通道RapidIO接口、8路PCIe3.0×4接口和至少10个槽位。
7.如权利要求6所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述互联接口单元还包括至少2路光纤接口，所述互联接口单元通过所述光纤接口与所述显示单元互联。
8.如权利要求1所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述供电单元包括交流-直流转换器，通过所述交流-直流转换器将输入的220V交流电转化为24V直流电并输出至所述互联接口单元。
9.如权利要求4所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述RapidIO总线采用4通道RapidIO。
10.如权利要求2所述的基于GPU和FPGA的通用数据采集与信号处理系统，其特征在于，所述PCIe总线采用PCIe 3.0×16。
设计说明书
技术领域
本实用新型涉及数据采集与信号处理设备领域，具体涉及一种基于GPU和FPGA的通用数据采集与信号处理系统。
背景技术
高速实时信号处理应用遍布雷达、通信、声纳、导航、电子对抗等领域，这些应用场合要求处理软件具有每秒数百甚至数千亿次浮点运算的实时信号处理能力。面对这一挑战，传统的依靠CPU的计算平台已无法满足需求。计算机图形处理器(Graphics ProcessingUnit，GPU)的出现极大地提升了计算机图形处理的速度、增强了图形的质量。与中央处理器(Central Processing Unit，CPU)的串行设计模式不同，GPU为图形处理设计，具有天然的并行特性。近年来，随着软硬件技术的日趋成熟，GPU可内嵌上百个处理器核，以极高的性价比开始广泛的应用在通用计算领域。GPU的体系架构决定了其更适用于具备计算密集、高并行、SIMD(Single Instruction Multiple Data，单指令多数据流)特点的计算场合。
现场可编程门阵列(FPGA)以各种宽带I\/0功能而知名，这些功能支持数据通过千兆以太网、光纤、Serial RapidIO、PCIe等总线接口或直接从模数转换器(ADC)和数模转换器(DAC)输入输出FPGA。此外，FPGA使用了“粗粒度并行”体系结构，建立了多个经过优化的并行数据通路，每一通路在每个时钟周期输出一个结果，这使得其数据处理延迟可以做到很小，非常适合实时信号处理场合。数据通路的例化数取决于FPGA的资源，因此FPGA的数据处理能力取决于其资源规模。随着FPGA资源规模的不断增大，其价格也越来越昂贵。
GPU虽然具有强大的浮点运算和并行处理能力，但作为一种通用计算处理器在数据输入输出频繁、数据规模较小、SIMI)(Single Instruction Multiple Data，单指令多数据流)等应用场合下计算效率低下。
鉴于上述缺陷，本实用新型创作者经过长时间的研究和实践终于获得了本实用新型。
实用新型内容
为解决上述技术缺陷，本实用新型采用的技术方案在于，提供一种基于GPU和FPGA的通用数据采集与信号处理系统，包括数据采集单元、FPGA处理单元、CPU处理单元、若干GPU处理单元、供电单元、互联接口单元、显示单元、外部处理单元，所述互联接口单元与所述数据采集单元、所述FPGA处理单元、所述CPU处理单元、所述GPU处理单元、所述外部处理单元、所述显示单元连接，所述供电单元与所述互联接口单元连接。
较佳的，所述互联接口单元包括万兆以太网接口、HDMI接口、PCIe Switch，所述PCIe Switch通过PCIe总线与所述FPGA处理单元、所述GPU处理单元互联，所述PCIe Switch与所述CPU处理单元通过DMA方式数据通信。
较佳的，所述数据采集单元包括4路模拟输入接口和4通道模数转换器；每路模数转换速度不低于250MSPS，每路模数转换采样位宽不低于14位。
较佳的，所述数据采集单元通过RapidIO总线与所述互联接口单元进行数据交换，每通道RapidIO数据传输速率不低于5Gbps。
较佳的，每个所述GPU处理单元包含一GPU处理器，所述GPU处理单元与所述互联接口单元通过1路PCIe3.0×4进行数据交换。
较佳的，所述互联接口单元采用6U VPX架构，所述互联接口单元还包括4通道RapidIO接口、8路PCIe3.0×4接口和至少10个槽位。
较佳的，所述互联接口单元还包括至少2路光纤接口，所述互联接口单元通过所述光纤接口与所述显示单元互联。
较佳的，所述供电单元包括交流-直流转换器，通过所述交流-直流转换器将输入的220V交流电转化为24V直流电并输出至所述互联接口单元。
较佳的，所述RapidIO总线采用4通道RapidIO。
较佳的，所述PCIe总线采用PCIe 3.0×16。
与现有技术比较本实用新型的有益效果在于：1，本实用新型基于GPU和FPGA的通用数据采集与信号处理系统，同时包含FPGA、CPU和GPU，能够充分发挥FPGA的I\/0处理能力、CPU的复杂事务处理能力和GPU的并行运算性能；2，本实用新型基于GPU和FPGA的通用数据采集与信号处理系统，各处理单元采用标准总线互联，数量可任意增减，内部功能亦可更改，通用性更好；3，本实用新型基于GPU和FPGA的通用数据采集与信号处理系统同时具备数据采集与多种规模的信号处理能力，对外接口简单，简化了系统集成和线缆连接的复杂度。
附图说明
图1为本实用新型所述基于GPU和FPGA的通用数据采集与信号处理系统的结构示意图；
图2为本实用新型所述基于GPU和FPGA的通用数据采集与信号处理系统的结构连接图。
具体实施方式
以下结合附图，对本实用新型上述的和另外的技术特征和优点作更详细的说明。
如图1所示，图1为本实用新型所述基于GPU和FPGA的通用数据采集与信号处理系统的结构示意图；本实用新型所述基于GPU和FPGA的通用数据采集与信号处理系统包括数据采集单元、FPGA处理单元、CPU处理单元、八个GPU处理单元、供电单元、互联接口单元、显示单元、外部处理单元，所述互联接口单元与所述数据采集单元、所述FPGA处理单元、所述CPU处理单元、所述GPU处理单元、所述显示单元、所述外部处理单元，所述供电单元与所述互联接口单元连接。
如图2所示，图2为本实用新型所述基于GPU和FPGA的通用数据采集与信号处理系统的结构连接图；所述数据采集单元接收模拟输入信号，并将其转换为数字信号；所述FPGA处理单元进行中低规模数据量的数字信号处理；所述CPU处理单元通过所述互联接口单元中的PCIe Switch访问所述数据采集单元、所述FPGA处理单元、所述GPU处理单元和所述显示单元，将所述数据采集单元或所述FPGA处理单元的数据分发到所述GPU处理单元，并将所述GPU处理单元的运算结果汇总，通过HDMI接口输送到所述显示单元。所述GPU处理单元进行大规模数据量的数字信号处理；所述互联接口单元提供所述数据采集单元、所述FPGA处理单元、所述CPU处理单元和所述GPU处理单元所需的插槽、数据交换通道和电源输入，并对所述显示单元和外部处理单元提供通讯接口；所述供电单元将220V交流电转化为直流电，并对所述互联接口单元提供直流电源输入；所述显示单元实现数据的可视化显示；所述数据采集单元、所述FPGA处理单元、所述GPU处理单元、所述供电单元、所述互联接口单元、所述显示单元均可采用现有的常规电器结构实现各对应的功能。
在具体的实施例中，所述数据采集单元通过模数转换将外部模拟信号转换为数字信号并将转换后的数据传输到与所述互联接口单元连接的RapidIO总线上。所述FPGA处理单元通过与所述互联接口单元连接的RapidIO总线获取模数转换后的数据，并进行信号处理。所述FPGA处理单元既可以将处理结果通过与所述互联接口单元连接的万兆以太网接口输送到后续处理设备，也可以通过与所述互联接口单元连接的PCIe Switch和DMA输送到所述CPU处理单元进行后续处理。
对于实时性要求高、输入输出数据较为频繁的信号处理应用场合，仅采用所述FPGA处理单元进行处理，处理结果通过与所述互联接口单元连接的万兆以太网接口传输到外部处理单元中。对于计算消耗时间远大于输入输出数据消耗时间的应用场合，所述数据采集单元将获取的模数转换后的数据通过与所述互联接口单元连接的PCIe Switch和DMA输送到所述CPU处理单元，并分发到一个或者多个所述GPU处理单元进行信号处理；所述GPU处理单元将信号处理后的结果通过与所述互联接口单元连接的PCIe总线回传到所述CPU处理单元，由所述CPU处理单元对各所述GPU处理单元的处理结果进行汇总和处理，并将最终结果通过HDMI接口传输到所述显示单元。
所述数据采集单元可包括4路模拟输入接口和4通道模数转换器。每路模数转换速度不低于250MSPS，每路模数转换采样位宽不低于14位。
所述数据采集单元通过4通道RapidIO与所述互联接口单元进行数据交换，每通道RapidIO数据传输速率不低于5Gbps。采用RapidIO进行传输，性能好，传输速度快，便于兼容替换。
所述互联接口单元包括一万兆以太网接口，一HDMI接口，一PCIe Switch，所述PCIe Switch通过PCIe 3.0×16总线与所述FPGA处理单元、所述GPU处理单元互联，所述PCIe Switch与所述CPU处理单元通过DMA(Direct Memory Access，直接内存存取)进行数据通信。
所述CPU处理单元支持与所述PCIe Switch通过DMA进行数据通信，所述CPU处理单元集成显卡功能，具有HDMI高清输出接口。
每个所述GPU处理单元包含一GPU处理器，所述GPU处理单元与所述互联接口单元通过1路PCIe3.0×4进行数据交换。
所述互联接口单元采用6U VPX架构，提供至少10个槽位，4通道RapidIO互联接口和8路PCIe3.0×4互联接口。所述互联接口单元对外提供至少2路光纤接口，用于实现与所述显示单元的互联。
所述供电单元采用220V交流市电输入，内含交流直流转换器，并输出24V直流电源至所述互联接口单元。
本实用新型基于GPU和FPGA的通用数据采集与信号处理系统，同时包含FPGA、CPU和GPU，能够充分发挥FPGA的I\/O处理能力、CPU的复杂事务处理能力和GPU的并行运算性能；本实用新型基于GPU和FPGA的通用数据采集与信号处理系统，各处理单元采用标准总线互联，数量可任意增减，内部功能亦可更改，通用性更好；本实用新型基于GPU和FPGA的通用数据采集与信号处理系统同时具备数据采集与多种规模的信号处理能力，对外接口简单，简化了系统集成和线缆连接的复杂度。
以上所述仅为本实用新型的较佳实施例，对本实用新型而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本实用新型的保护范围内。
设计图
相关信息详情
申请码:申请号:CN201920318667.4
申请日:2019-03-12
公开号:公开日:国家:CN
国家/省市:34(安徽)
授权编号:CN209388308U
授权时间:20190913
主分类号:G06F 17/40
专利分类号:G06F17/40
范畴分类:40B;
申请人:博微太赫兹信息科技有限公司
第一申请人:博微太赫兹信息科技有限公司
申请人地址:230088 安徽省合肥市高新区香樟大道199号
发明人:刘晓光;余开;笪敏
第一发明人:刘晓光
当前权利人:博微太赫兹信息科技有限公司
代理人:王林
代理机构:34153
代理机构编号:合肥昊晟德专利代理事务所(普通合伙)
优先权:关键词:当前状态:审核中
类型名称:外观设计