导读:本文包含了同步电路设计论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:电路,时钟,多相,亚稳态,逐次,寄存器,技术。
同步电路设计论文文献综述
赵旸,梁步阁,杨德贵,赵党军[1]（2018）在《多时钟系统下跨时钟域同步电路的设计》一文中研究指出针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题。(本文来源于《电子技术应用》期刊2018年02期）
张智明[2]（2016）在《基于FPGA的位同步电路设计》一文中研究指出在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPGA实现位同步电路,并结合仿真波形分析电路工作过程。结果表明,该电路占用资源少,同步速度快,并且能容忍一定程度的输入码元抖动,所设计电路能稳定地工作在实际通信链路中。(本文来源于《现代电子技术》期刊2016年04期）
刘亮,林福江,杨莹[3]（2015）在《基于USB3.0的多相位帧同步电路设计》一文中研究指出USB3.0帧同步电路设计的关键在于高速率下串行数据流的帧定位与数据对齐,需同时兼顾高效率和低功耗。使用Verilog HDL描述语言设计了一种基于多相位和并行检测技术的帧同步电路,重点对并行检测电路进行分析和优化。该电路在ISE中编译和仿真,结合数据进行分析,并将仿真结果进行比较验证,证明该电路能满足帧同步的速率和时序要求。(本文来源于《微型机与应用》期刊2015年24期）
徐太龙,王洪海,高先和,史俊,胡学友[4]（2015）在《用于3D-IC芯片间时钟同步电路的改进型SAR的设计》一文中研究指出针对叁维集成电路芯片间时钟同步电路的要求,设计一种用于全数字延时锁定环的改进型逐次逼近寄存器,以消除由于硅通孔延时波动引起的时钟偏差.采用TSMC 65 nm CMOS工艺标准单元实现改进型逐次逼近寄存器控制器,仿真结果表明其在250 MHz~2 GHz的频率范围内能有效地消除硅通孔延时波动引起的时钟偏差.(本文来源于《韶关学院学报》期刊2015年10期）
李卓,开百胜[5]（2014）在《一种用于靶场多台站的时间同步电路设计》一文中研究指出在靶场组网测试中,测试终端和多个测试分站间的时间同步直接影响测试参数准确性,为提高时间同步精度,基于SOPC技术和GPS授时相结合设计了测试分站时间同步电路。通过GPS接收机输出1PPS脉冲信号作为测试站的时间基准信号,在FPGA中设计Nios II处理器及相应的逻辑模块,由Nios II处理器通过中断信号提取当前时刻的UTC时间信息,逻辑模块实现本地时钟与GPS-1PPS脉冲信号的时间差,最终得出精确的微秒级UTC时间。该电路具有精度高、功耗低、集成度高等特点,对实现测试系统集成优化设计,提高系统的可靠性、灵活性、稳定性具有重要意义。(本文来源于《四川兵工学报》期刊2014年02期）
李攀,田泽,蔡叶芳,杨海波[6]（2013）在《FC时钟同步电路设计与实现》一文中研究指出为了解决机载光纤通道(Fibre Channel,FC)网络环境中各个节点之阎精确的时钟同步问题,本文在对FC协议进行深入研究的基础上,设计并在FPGA上实现了一种FC网络时钟同步电路,该电路通过对FC时钟同步原语发送和接收的精确控制,可完成FC网络时间服务器或时间客户端功能,能达到误差小于1μs的时钟同步精度。(本文来源于《第十七届计算机工程与工艺年会暨第叁届微处理器技术论坛论文集（上册）》期刊2013-07-20）
吕培森,倪晋平,马时亮[7]（2012）在《图像数据异地采集同步电路设计》一文中研究指出在兵器靶场测试中,为了获得不同位置弹丸炸点同一时刻的图像,需要将多台异地测量站放置的摄像机同步采集图像数据,提出了图像数据异地同步采集方案,采用GPS技术设计了一种高精度时统系统。该系统采用GPS授时,由时统控制电路和计数器电路实现本地时钟功能,记录每个测量站摄像机起拍时间,从而实现图像数据采集的异地同步,同步精度可以达到微秒级。(本文来源于《应用光学》期刊2012年02期）
吕培森,倪晋平,马时亮[8]（2011）在《图像数据异地采集同步电路设计》一文中研究指出在靶场测试中,为了获得同一时刻不同位置弹丸炸点图像,实现控制多台相机异地同步图像采集的功能,本文提出了图像异地同步采集方案和一种GPS高精度时统系统的设计。该系统保证多个测量站处于统一的时间标准下工作,记录了图像采集系统中相机的起拍时间,然后根据相机的帧频就可以得到同一时刻多个采集系统所拍摄的图像,从而实现图像异地同步采集的功能。(本文来源于《2011西部光子学学术会议论文摘要集》期刊2011-09-24）
刘宗福,马冬冬,郭新民[9]（2011）在《数字信号在不同时钟域间同步电路的设计》一文中研究指出文中从控制信号和数据通路两个方面入手,设计了信号在不同时钟域之间的同步电路。采用直接锁存法和锁存反馈法来控制信号的跨时钟域传递,电路简洁、高效;采用异步FIFO(First In First Out)实现数据信号的同步,并通过格雷码和两级锁存来进行指针的跨时钟域传递,FIFO缓冲区的空满判断采用修改后的格雷码,对n+1位的编码可以节省(n2-n-2)/2次异或操作。该设计解决了信号跨时钟域传递时可能出现的亚稳态问题。(本文来源于《电子元器件应用》期刊2011年07期）
刘军,杨毓军,傅东兵,张瑞涛,李煜璟[10]（2010）在《一种高速数据接收同步电路的设计》一文中研究指出介绍了一种高速数据接收同步技术,用以解决在高速、超高速情况下数据同步困难的问题。随着电路工作频率的提升,数据的稳定有效周期变得越来越短,对采样时钟的时序要求也越来越高,特别是由于工艺波动、温度变化等原因,数据与时钟的相位关系发生变化,导致时钟采样时发生误码,电路不能正常工作。采用该数据接收同步技术,可以将时钟采样设置为最佳时序,并且当时钟与数据相位关系变化时,能自动对时钟相位进行调节,重新回到最佳时序,从而大大提高数据接收的可靠性。(本文来源于《微电子学》期刊2010年03期）
同步电路设计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在基于FPGA的自同步实现中,应用数字锁相技术,从接收的比特流中快速提取同步脉冲以正确采样输入码元。该方案以相位计数器为基础,采用相位分段调整方法,对鉴相结果进行分类,并据此快速调整相位计数值,最终生成同步脉冲。采用Xilinx FPGA实现位同步电路,并结合仿真波形分析电路工作过程。结果表明,该电路占用资源少,同步速度快,并且能容忍一定程度的输入码元抖动,所设计电路能稳定地工作在实际通信链路中。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
同步电路设计论文参考文献
[1].赵旸,梁步阁,杨德贵,赵党军.多时钟系统下跨时钟域同步电路的设计[J].电子技术应用.2018
[2].张智明.基于FPGA的位同步电路设计[J].现代电子技术.2016
[3].刘亮,林福江,杨莹.基于USB3.0的多相位帧同步电路设计[J].微型机与应用.2015
[4].徐太龙,王洪海,高先和,史俊,胡学友.用于3D-IC芯片间时钟同步电路的改进型SAR的设计[J].韶关学院学报.2015
[5].李卓,开百胜.一种用于靶场多台站的时间同步电路设计[J].四川兵工学报.2014
[6].李攀,田泽,蔡叶芳,杨海波.FC时钟同步电路设计与实现[C].第十七届计算机工程与工艺年会暨第叁届微处理器技术论坛论文集（上册）.2013
[7].吕培森,倪晋平,马时亮.图像数据异地采集同步电路设计[J].应用光学.2012
[8].吕培森,倪晋平,马时亮.图像数据异地采集同步电路设计[C].2011西部光子学学术会议论文摘要集.2011
[9].刘宗福,马冬冬,郭新民.数字信号在不同时钟域间同步电路的设计[J].电子元器件应用.2011
[10].刘军,杨毓军,傅东兵,张瑞涛,李煜璟.一种高速数据接收同步电路的设计[J].微电子学.2010
论文知识图
