图像传感器的半导体结构、芯片及电子装置论文和设计-陈经纬

全文摘要

本申请公开了一种图像传感器的半导体结构及相关芯片和电子装置。半导体结构包括半导体衬底和设置于半导体衬底的若干个像素组，每个像素组包括：位于同一行且相邻的第一像素及第二像素，位于另一行且相邻的第三像素及第四像素，第一像素及第三像素为对角错位设置，每个像素各自均包括四个子像素，每个像素里的四个子像素共用浮置扩散区且浮置扩散区被四个子像素的光敏传感器包围，第一像素和第三像素的输出电路共享，第一像素和第三像素共享的输出电路位于第一像素及第三像素之间且延伸至第一像素的左侧\/右侧和第三像素的右侧\/左侧，本申请可提高图像传感器的图像质量并改善输出电路的效能。

主设计要求

1.一种图像传感器的半导体结构，其特征在于：所述图像传感器的半导体结构包括：半导体衬底和设置于所述半导体衬底的若干个像素组，每个像素组包括：位于同一行且相邻的第一像素及第二像素，位于另一行且相邻的第三像素及第四像素，所述第一像素及第三像素为对角错位设置且第一像素及第三像素均为绿色像素；所述第一像素、第二像素、第三像素及第四像素各自均包括四个按照两行两列排列的子像素，每个像素里的四个子像素共用浮置扩散区且所述浮置扩散区被所述四个子像素的光敏传感器包围，所述光敏传感器用来将光线转换为电荷；所述第一像素和所述第三像素的输出电路共享，所述第一像素和所述第三像素共享的所述输出电路位于所述第一像素及第三像素之间且延伸至所述第一像素的左侧\/右侧和所述第三像素的右侧\/左侧，所述输出电路的一部分相邻所述第一像素的光敏传感器，所述输出电路的另一部分相邻所述第三像素的光敏传感器，所述输出电路用来依据所述电荷产生像素输出，所述输出电路包括第一源跟随晶体管；其中，从俯视图来看，所述第一源跟随晶体管跨越所述第一像素及第三像素的分界并至少延伸至与所述第一像素的左侧\/右侧的光敏传感器相邻，且至少延伸至与所述第三像素的右侧\/左侧的光敏传感器相邻。

设计方案

1.一种图像传感器的半导体结构，其特征在于：

所述图像传感器的半导体结构包括：半导体衬底和设置于所述半导体衬底的若干个像素组，每个像素组包括：位于同一行且相邻的第一像素及第二像素，位于另一行且相邻的第三像素及第四像素，所述第一像素及第三像素为对角错位设置且第一像素及第三像素均为绿色像素；

所述第一像素、第二像素、第三像素及第四像素各自均包括四个按照两行两列排列的子像素，每个像素里的四个子像素共用浮置扩散区且所述浮置扩散区被所述四个子像素的光敏传感器包围，所述光敏传感器用来将光线转换为电荷；

所述第一像素和所述第三像素的输出电路共享，所述第一像素和所述第三像素共享的所述输出电路位于所述第一像素及第三像素之间且延伸至所述第一像素的左侧\/右侧和所述第三像素的右侧\/左侧，所述输出电路的一部分相邻所述第一像素的光敏传感器，所述输出电路的另一部分相邻所述第三像素的光敏传感器，所述输出电路用来依据所述电荷产生像素输出，所述输出电路包括第一源跟随晶体管；

其中，从俯视图来看，所述第一源跟随晶体管跨越所述第一像素及第三像素的分界并至少延伸至与所述第一像素的左侧\/右侧的光敏传感器相邻，且至少延伸至与所述第三像素的右侧\/左侧的光敏传感器相邻。

2.如权利要求1所述的图像传感器的半导体结构，其中所述输出电路另包括设置于第三像素的第一行选择晶体管，且所述第一行选择晶体管相邻所述第三像素的光敏传感器。

3.如权利要求2所述的图像传感器的半导体结构，其中所述输出电路另包括设置于第一像素的第一重置晶体管，且所述第一重置晶体管相邻所述第一像素的光敏传感器。

4.如权利要求3所述的图像传感器的半导体结构，其中从俯视图来看，所述第一行选择晶体管、所述第一源跟随晶体管和所述第一重置晶体管排成一列形成晶体管列。

5.如权利要求2所述的图像传感器的半导体结构，其中所述输出电路通过将所述第一行选择晶体管的一源\/漏极作为输出端，来输出所述像素输出。

6.如权利要求3所述的图像传感器的半导体结构，其中从俯视图来看，所述第一源跟随晶体管设置于所述第一重置晶体管和所述第一行选择晶体管之间。

7.如权利要求6所述的图像传感器的半导体结构，其中，所述第一行选择晶体管及所述第一重置晶体管沿所述第一源跟随晶体管对称设置。

8.如权利要求1所述的图像传感器的半导体结构，其中所述每个像素里的四个子像素均包括传输门，且所述传输门位于其所在的子像素的光敏传感器所在的区域。

9.如权利要求8所述的图像传感器的半导体结构，其中从俯视图来看，所述第一像素、第二像素、第三像素及第四像素里的传输门都均匀分布于其所在的像素中。

10.如权利要求1至9中任一项所述的图像传感器的半导体结构，其中所述第二像素及第四像素为对角错位设置且所述第二像素及第四像素的输出电路共享。

11.如权利要求10所述的图像传感器的半导体结构，其中所述第二像素及第四像素共享的输出电路位于所述第二像素及第四像素之间且延伸至所述第二像素的左侧\/右侧和所述第四像素的右侧\/左侧。

12.如权利要求11所述的图像传感器的半导体结构，其中，所述第二像素及第四像素共享的输出电路包括第二源跟随晶体管，所述第二源跟随晶体管跨越所述第二像素及第四像素的分界并至少延伸至与所述第二像素的左侧\/右侧的光敏传感器相邻，且至少延伸至与所述第四像素的右侧\/左侧的光敏传感器相邻。

13.如权利要求12所述的图像传感器的半导体结构，其中，所述第二像素及第四像素共享的输出电路还包括第二行选择晶体管及第二重置晶体管，所述第二行选择晶体管设置于第四像素，且所述第二行选择晶体管相邻所述第四像素的光敏传感器；第二重置晶体管设置于第二像素，且所述第二重置晶体管相邻所述第二像素的光敏传感器。

14.如权利要求13所述的图像传感器的半导体结构，其中从俯视图来看，所述第二行选择晶体管、所述第二源跟随晶体管和所述第二重置晶体管排成一列形成晶体管列。

15.如权利要求14所述的图像传感器的半导体结构，其中从俯视图来看，所述第二源跟随晶体管设置于所述第二重置晶体管和所述第二行选择晶体管之间。

16.如权利要求15所述的图像传感器的半导体结构，其中，所述每个像素里的四个子像素的颜色均相同。

17.如权利要求16所述的图像传感器的半导体结构，其中，所述第二像素为蓝色像素，所述第四像素为红色，且所述第一像素、第二像素、第三像素及第四像素形成拜耳阵列。

18.一种芯片，其特征在于，包括：

如权利要求1-17中任一项所述的图像传感器的半导体结构。

19.一种电子装置，其特征在于，包括：

如权利要求1-17中任一项所述的图像传感器的半导体结构。

设计说明书

技术领域

本申请涉及一种图像传感器的半导体结构及相关芯片和电子装置，尤其涉及一种能增加源跟随晶体管的沟道长度的图像传感器的半导体结构及相关芯片和电子装置。

背景技术

CMOS图像传感器已经得到大规模生产和应用，随著画质要求的提升，像素的数目也越来越大，为了尽量在有限的面积中增加像素的数目，单位像素的尺寸要尽可能地缩小，也就是说，单位像素中的光敏传感器和输出电路的尺寸都要跟著缩小。

然而，将输出电路的尺寸缩小，往往会影响到输出电路的效能，因此，如何兼顾面积与效能，已成为本领域的一个重要的工作项目。而且，现有技术中的CMOS图像传感器易出现影像失调的问题。

实用新型内容

本申请的目的之一在于公开一种图像传感器的半导体结构及相关芯片和电子装置，来解决上述问题。

本申请的一实施例公开了一种图像传感器的半导体结构，所述图像传感器的半导体结构包括：半导体衬底和设置于所述半导体衬底的若干个像素组，每个像素组包括：位于同一行且相邻的第一像素及第二像素，位于另一行且相邻的第三像素及第四像素，所述第一像素及第三像素为对角错位设置且第一像素及第三像素均为绿色像素；所述第一像素、第二像素、第三像素及第四像素各自均包括四个按照两行两列排列的子像素，每个像素里的四个子像素共用浮置扩散区且所述浮置扩散区被所述四个子像素的光敏传感器包围，所述光敏传感器用来将光线转换为电荷；所述第一像素和所述第三像素的输出电路共享，所述第一像素和所述第三像素共享的所述输出电路位于所述第一像素及第三像素之间且延伸至所述第一像素的左侧\/右侧和所述第三像素的右侧\/左侧，所述输出电路的一部分相邻所述第一像素的光敏传感器，所述输出电路的另一部分相邻所述第三像素的光敏传感器，所述输出电路用来依据所述电荷产生像素输出，所述输出电路包括第一源跟随晶体管；其中，从俯视图来看，所述第一源跟随晶体管跨越所述第一像素及第三像素的分界并至少延伸至与所述第一像素的左侧\/右侧的光敏传感器相邻，且至少延伸至与所述第三像素的右侧\/左侧的光敏传感器相邻。

本申请的一实施例公开了一种芯片，包括上述的图像传感器的半导体结构。

本申请的一实施例公开了一种电子装置，包括上述的图像传感器的半导体结构。

本申请实施例针对图像传感器的半导体结构的输出电路之配置方式进行改良，可降低面积并改善输出电路的效能。

附图说明

图1为本申请的图像传感器的半导体结构的实施例的俯视图。

图2为图1的图像传感器的像素的电路图。

图3为基于图1的图像传感器的半导体结构的拜耳像素组的第一实施例的俯视图。

图4为基于图1的图像传感器的半导体结构的拜耳像素组的第二实施例的俯视图。

图5为本申请的图像传感器应用于电子装置中的实施例的示意图。

其中，附图标记说明如下：

600 图像传感器

101 半导体衬底

502_1、504_1、506_1、508_1、502_2、504_2、506_2、508_2 光敏传感器

510_1、512_1、514_1、516_1、510_2、512_2、514_2、516_2 传输门

106 重置晶体管

108 源跟随晶体管

110 行选择晶体管

518 输出电路

800、900 拜耳像素组

1100 电子装置

1104 显示屏组件

P5'、P6、P7'、P8 像素

L 沟道长度

TX1_1、TX2_1、TX3_1、TX4_1、TX1_2、TX2_2、TX3_2、TX4_2 传输门控制信号

RST 重置信号

RSEL 行选择信号

POUT 输出端

WL 字线

BL 位线

VSS 第一电压

VDD 第二电压

FD1、FD2 浮置扩散区

B 蓝色

Gr、Gb 绿色

R 红色

具体实施方式

以下揭示内容提供了多种实施方式或示例，其能用以实现本申请内容的不同特征。下文所述之组件与配置的具体例子系用以简化本申请内容。当可想见，这些叙述仅为例示，其本意并非用于限制本申请内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本申请内容可能会在多个实施例中重复使用组件符号和\/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和\/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位（如，旋转90度或处于其他方位），而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10%、5%、1%或0.5%之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比（例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者）均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

高分辨率甚至超高分辨率CMOS图像传感器的应用和需求越来越广泛，单位像素的尺寸必须跟著缩小，也就是说，单位像素中的光敏传感器和输出电路的尺寸都要跟著缩小，输出电路的效能不可避免地会遭遇一些影响。例如当输出电路中的源跟随晶体管的沟道长度缩小时，随机电报信号噪声会变大，本申请的图像传感器的半导体结构可藉由改变输出电路的配置，来减少像素的面积，并增加输出电路中的源跟随晶体管的沟道长度，因而降低随机电报信号噪声。此外，藉由改变输出电路的配置，本申请亦可使具有拜耳阵列排列的同一像素组中的绿色像素Gr和Gb使用同一读取电路，达到避免绿色像素Gr和Gb因读取电路的不同而造成绿色像素Gr和Gb之间的影像失调问题。

图1为本申请的图像传感器的半导体结构的实施例的俯视图。图1中的图像传感器600包括2×2为基础的共享像素P5'和2×2为基础的共享像素P6，且像素P5'和像素P6共同形成单位像素组。应注意的是，尽管图1中的图像传感器600仅绘示了像素P5'和像素P6，但图像传感器600可包括多个所述单位像素组。图2为图1的图像传感器600的电路图。

请同时参阅图1和图2。图像传感器600包括半导体衬底101，且像素P5'和像素P6设置于半导体衬底101。其中半导体衬底101可以是块状半导体衬底，诸如硅衬底或绝缘体上硅（SOI）衬底。具体来说，像素P5'和像素P6分别包括四个子像素以形成2×2为基础的共享像素P5和P6，像素P5'包括四个光敏传感器502_1、504_1、506_1和508_1对应像素P5'的所述四个子像素；像素P6包括四个光敏传感器502_2、504_2、506_2和508_2对应像素P6的所述四个子像素，像素P5'和像素P6另共同包括输出电路116，即输出电路518由像素P5'和像素P6共享，像素P5'具有四个传输门510_1、512_1、514_1和516_1以对应四个光敏传感器502_1、504_1、506_1和508_1；像素P6具有四个传输门510_2、512_2、514_2和516_2以对应四个光敏传感器502_2、504_2、506_2和508_2。光敏传感器502_1、504_1、506_1、508_1、502_2、504_2、506_2和508_2的阳极电连接至第一电压VSS，光敏传感器502_1、504_1、506_1、508_1、502_2、504_2、506_2和508_2用来将光线转换为电荷。请注意，图1为了简洁并未另标示出输出电路518的范围，输出电路518仅标示于图2。

输出电路518用来依据光敏传感器502_1、504_1、506_1、508_1、502_2、504_2、506_2和508_2产生的所述电荷产生所述像素输出，输出电路518包括传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2、重置晶体管106、源跟随晶体管108以及行选择晶体管110。如图1所示，像素P5'和像素P6之间具有分界，即像素P5' 的下方边界和像素P6的上方边界的交界处。输出电路518（即传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2、重置晶体管106、源跟随晶体管108以及行选择晶体管110）跨越像素P5'和像素P6的所述分界而设置，使输出电路518的一部分相邻像素P5'的光敏传感器502_1、504_1、506_1、508_1，输出电路518的另一部分相邻像素P6的光敏传感器502_2、504_2、506_2和508_2。其中传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2包括闸极和两源\/漏极，传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2的闸极分别对应光敏传感器502_1、504_1、506_1、508_1、502_2、504_2、506_2和508_2，并分别依据传输门控制信号TX1_1、TX2_1、TX3_1、TX4_1、TX1_2、TX2_2、TX3_2、和TX4_2决定传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2开启或关闭。

像素P5'的所述四个子像素共用浮置扩散区FD1且浮置扩散区FD1被所述四个子像素的光敏传感器502_1、504_1、506_1、508_1包围，像素P6的所述四个子像素共用浮置扩散区FD2且浮置扩散区FD2被所述四个子像素的光敏传感器502_2、504_2、506_2、508_2包围，每一传输门510_1、512_1、514_1、516_1、510_2、512_2、514_2和516_2的两源\/漏极电连接于光敏传感器502_1、504_1、506_1、508_1、502_2、504_2、506_2和508_2和浮置扩散区FD1、FD2之间。源跟随晶体管108设置于重置晶体管106和行选择晶体管110之间，行选择晶体管110及第一重置晶体管106沿第一源跟随晶体管108对称设置，像素P5'里的传输门510_1、512_1、514_1、516_1均匀分布于像素P5'中；像素P6里的传输门510_2、512_2、514_2、516_2均匀分布于像素P6中。

具体来说，源跟随晶体管108的闸极和重置晶体管106的一源\/漏极都电连接至浮置扩散区FD1及FD2，重置晶体管106的另一源\/漏极电连接至第二电压VDD，第二电压VDD不同于第一电压VSS。重置晶体管106的闸极依据重置信号RST的控制决定是否导通，源跟随晶体管108串接于行选择晶体管110，源跟随晶体管108的一源\/漏极电连接至行选择晶体管110的一源\/漏极，源跟随晶体管108的另一源\/漏极电连接至第二电压VDD。行选择晶体管110的另一源\/漏极作为所述像素输出的输出端POUT并电连接至位线BL，行选择晶体管110的闸极依据字线WL上的行选择信号RSEL控制决定是否导通并将所述像素输出从输出端POUT输出至位线BL。

从像素P5'和像素P6的半导体结构的俯视图来看，在某些实施例中，行选择晶体管110、源跟随晶体管108和重置晶体管106排成一列形成晶体管列。具体来说，图1中像素P5'和像素P6各具有一个范围，且像素P5'和像素P6彼此相邻接处形成像素P5'和像素P6的界线。源跟随晶体管108跨于像素P5'和像素P6之间，即源跟随晶体管108跨越像素P5'和像素P6的所述分界而设置，并延伸至像素P5'和像素P6。从俯视图来看，源跟随晶体管108的一部分，即源跟随晶体管108的上方部分，相邻（即左右相邻）像素P5'的光敏传感器502_1、504_1、506_1、508_1，源跟随晶体管108的另一部分，即源跟随晶体管108的下方部分，相邻（即左右相邻）像素P6的光敏传感器502_2、504_2、506_2和508_2。重置晶体管106设置于像素P5'，且重置晶体管106相邻像素P5'的光敏传感器502_1、504_1、506_1、508_1，行选择晶体管110设置于像素P6，且行选择晶体管110相邻像素P6的光敏传感器502_2、504_2、506_2和508_2。像素P5'和像素P6共享输出端POUT。和传统的像素设置相比，本申请将像素P5'和像素P6配置为一组，使像素P5'和像素P6共享输出电路116，并打破像素P5'和像素P6的界线，将输出电路116跨于像素P5'和像素P6之间来设置，使原本需要局限在像素P5'或像素P6的范围内的源跟随晶体管108可跨越像素P5'和像素P6的所述分界，势必可增加设计上的弹性，也就是说，可以争取到额外的空间来增加源跟随晶体管108的长度，由于源跟随晶体管108的沟道长度L直接和源跟随晶体管108的长度有关，也就是本申请得以增加源跟随晶体管108的沟道长度L，以达到减少像素P5'和像素P6的面积和降低随机电报信号噪声的目的。

如前所述，从像素P5'和像素P6的半导体结构的俯视图来看，在某些实施例中，行选择晶体管110、源跟随晶体管108和重置晶体管106排成一列形成晶体管列，且像素P5'的光敏传感器502_1、504_1、506_1、508_1和像素P6的光敏传感器502_2、504_2、506_2和508_2设置在所述晶体管列的不同一侧。

在本实施例中，像素P5'和像素P6的上方设置有滤色片，并依照拜耳阵列排列为像素组，其进一步绘示如图3，图3为基于图1的图像传感器的半导体结构的拜耳像素组的第一实施例的俯视图。图3中的拜耳像素组800包括两个图1所示的单位像素组，即像素P5'、P6所构成的单位像素组和像素P7'、P8所构成的单位像素组。像素P5'的光敏传感器502_1、504_1、506_1、508_1上方设置有绿色Gb滤色片，以及像素P6的光敏传感器502_2、504_2、506_2和508_2上方设置有绿色Gr滤色片，像素P7'的光敏传感器502_1、504_1、506_1、508_1上方设置有蓝色B滤色片，以及像素P8的光敏传感器502_2、504_2、506_2和508_2上方设置有红色R滤色片。换句话说，若从俯视图来看，所述绿色Gb滤色片重叠于像素P5'，所述绿色Gr滤色片重叠于像素P6，所述蓝色B滤色片重叠于像素P7'，所述红色R滤色片重叠于像素P8。像素P5'和像素P6为对角错位设置；像素P7'和像素P8为对角错位设置。

值得说明的是，从俯视图来看，上述各滤色片可以是与对应的像素完全重叠；也可以是各滤色片与对应的像素部分重叠；还可以是各滤色片罩住与其对应的像素，即滤色片的面积大于像素的面积，使滤色片完全盖住与其对应的像素。

图3的拜耳像素组800中，像素P5'和像素P6的上方皆设置绿色Gb和Gr滤色片，并且像素P5'和像素P6共享输出端POUT，像素P7'和像素P8的上方设置蓝色B和红色R滤色片，并且像素P7'和像素P8共享输出端POUT，也就是说，像素P5'和像素P6会通过同一条位线BL进入同一读取电路，好处在于避免绿色像素Gr和Gb因进入不同的读取电路而造成绿色像素Gr和Gb之间的影像失调问题，应注意的是，实际上读取电路之间难免存在偏差，因此若同一拜耳像素组中的绿色像素Gr和Gb进入不同的读取电路被读取，会造成上述的影像失调问题。因此图3的拜耳像素组800可改善上述的影像失调问题。

图4为基于图1的图像传感器的半导体结构的拜耳像素组的第二实施例的俯视图。和同3类似，图4中的拜耳像素组900包括两个图1所示的单位像素组，即像素P5'、P6所构成的单位像素组和像素P7'、P8所构成的单位像素组。差别在于像素P5'的光敏传感器502_1、504_1、506_1、508_1上方设置有绿色Gr滤色片，以及像素P6的光敏传感器502_2、504_2、506_2和508_2上方设置有绿色GB滤色片，像素P7'的光敏传感器502_1、504_1、506_1、508_1上方设置有红色R滤色片，以及像素P8的光敏传感器502_2、504_2、506_2和508_2上方设置有蓝色B滤色片。换句话说，若从俯视图来看，所述绿色Gr滤色片重叠于像素P5'，所述绿色Gb滤色片重叠于像素P6，所述红色R滤色片重叠于像素P7'，所述蓝色B滤色片重叠于像素P8。像素P5'和像素P6为对角错位设置；像素P7'和像素P8为对角错位设置。图4的拜耳像素组900的颜色配置和图3的拜耳像素组800稍有不同，但具备相同的优点，即像素P5'和像素P6会通过同一条位线BL进入同一读取电路，可避免绿色像素Gr和Gb因进入不同的读取电路而造成绿色像素Gr和Gb之间的影像失调问题。

综上，本申请可以通过上述像素组的设置方式结合将像素Gr 和 Gb对角错位设置以共享输出电路，实现使得同样为绿色像素的第一像素Gr 和第三像素 Gb输出一致以提高影像质量，在输出电路共享的基础上可以减少像素的面积且通过将输出电路中的源跟随晶体管延伸至第一像素及第三像素的PD旁边以在有限的半导体面积上增加源跟随晶体管的沟道长度，进而可以缩小像素的尺寸及减少杂讯干扰。即在对角错位设置的在第一像素Gr和第三像素 Gb共享输出电路以提高像素输出的一致性及图像的质量的同时，在单个像素组较小的情况下，通过输出电路共享可以减少输出电路占用空间，进而在有限的空间可以设置更大的PD，以提高进光量，且源跟随晶体管跨越到两个像素的PD旁边，在不影响PD占用的空间的情况下可以进一步的增加源跟随晶体管的沟通长度，以改善杂讯，所以本申请可以使图像传感器在有限的空间里集成更多更高的像素以进一步实现高质量的图像输出。

本申请还提供了一种芯片，其包括图像传感器800\/900。本申请还提供了一种电子装置，图5为本申请的图像传感器应用于电子装置1100中的实施例的示意图，如图5所示，电子装置1100包括显示屏组件1104和图像传感器800\/900。其中，电子装置1100可为例如智能型手机、个人数字助理、手持式计算机系统、平板计算机或数码相机等任何电子装置。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本申请内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本申请内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和\/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本申请内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本申请内容之精神与范围。

设计图

图像传感器的半导体结构、芯片及电子装置论文和设计

图像传感器的半导体结构、芯片及电子装置论文和设计-陈经纬

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢