全文摘要
一种双冷却的PCIExpressGen3FPGA波形发生卡,采用FPGA开发软件使用XILINXVivado2018.3，基于Verilog‑HDL编写用户的逻辑接口源代码，采用XILINXVirtexFPGA处理器，ZDWV5000提供64位Windows10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，ZDWV5000通过PCIExpressGen3总线连接到计算机主机,主板上安装有轴流风扇。通过解决通信配合，同时解决冷却方式，我们可以成功地把2通道5.0Gsps12bitPCIExpressGen3FPGA开放的任意波形发生卡安装在电脑的主机箱内。
主设计要求
1.一种双冷却的PCIExpressGen3FPGA波形发生卡,采用FPGA开发软件使用XILINXVivado2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINXVirtexFPGA处理器，ZDWV5000提供64位Windows10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，ZDWV5000通过PCIExpressGen3总线连接到计算机主机，其特征在于：主板上安装有轴流风扇。
设计方案
1.一种双冷却的PCI Express Gen3FPGA波形发生卡,采用FPGA开发软件使用XILINXVivado 2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形， ZDWV5000 通过PCI Express Gen3总线连接到计算机主机，其特征在于：主板上安装有轴流风扇。
2.根据权利要求1所述的一种双冷却的PCI Express Gen3FPGA波形发生卡,其特征在于：所述的轴流风扇有二个。
3.根据权利要求1或2所述的一种双冷却的PCI Express Gen3FPGA波形发生卡,其特征在于：所述的轴流风扇风量为10～40 CFM，轴流风扇的厚度为8mm～20mm。
4.根据权利要求1或2所述的一种双冷却的PCI Express Gen3FPGA波形发生卡,其特征在于：所述的轴流风扇风量为20CFM,轴流风扇的厚度为13.5 mm。
5.根据权利要求2所述的一种双冷却的PCI Express Gen3FPGA波形发生卡,其特征在于：所述的轴流风扇的出风口连接有挡风板，其中一块挡风板的出风口指向集成块方向，另一块挡风板的出风口指向机箱的上方。
6.根据权利要求1所述的一种双冷却的PCI Express Gen3FPGA波形发生卡,其特征在于：本技术方案的ZDWV5000最大支持2通道同步信号产生、最高5.0GSPS数据更新率；所述的ZDWV5000支持12bit 转换精度、最大板载2GB DDR3存储器、支持外部触发输入或输出、PCIex8 Gen3数据传输接口，连续传输率5.0GB\/s、FPGA支持用户自定义逻辑开发。
7.根据权利要求1所述的一种双冷却的PCI Express Gen3FPGA波形发生卡, 其特征在于：模拟信号输入：ZDWV5000具有2个独立的模拟信号输出通道,输入方式选择：第一个为交流耦合，采用Balun耦合，第二个为单端输出，输出阻抗50Ω，输出范围1Vpp。
8.根据权利要求1所述的一种双冷却的PCI Express Gen3FPGA波形发生卡, 其特征在于：板载信号存储器：ZDWV5000板载128位宽DDR3存储器用于缓存采集数据；DDR3读写数据率为1033MHz，能为用户提供最大128Gb\/s的数据吞吐率，支持各种采集模式下的数据并发读写；板载内存容量：2GB，即：总共1Gsample，4通道同时工作时 250Msample\/每通道。
9.根据权利要求1所述的一种双冷却的PCI Express Gen3FPGA波形发生卡, 其特征在于：ZDWV5000支持多种触发模式：软件触发；通道触发，任意4个通道均能设置为触发源，触发方式有上升沿大于、下降沿小于阈值触发；阈值窗口触发；外触发，前面板上的4个通用IO均能作为触发源使用，可上沿或下沿触发或各个IO组合逻辑触发；任意波形发生卡的前面板有4个通用IO可以使用，用户可以通过编程自定义这些IO的用途；同时这些IO通过软件设置，可作为输入、输出触发信号使用。
设计说明书
技术领域
本实用新型涉及电子通信领域，特别是一种双冷却的PCI Express Gen3FPGA波形发生卡。
背景技术
任意波形发生器是一种多用途的信号激励源，包括FSK、MSK、QAM、PSK等多种数字调制功能，能产生复杂的时变多路信号、复杂调制信号。随着电子技术的发展，数字基带调制信号发生技术已经广泛的应用在通信、控制、测量等各个领域。它在军事方面的作用表现为陆、海、空、天多层次，部署的高密度，多频谱、大时宽、大带宽、多种参数捷变、多种工作体制和多种抗干扰技术的综合应用为特征的极为复杂的信号对抗环境。为各种复杂雷达、电子侦察、通信对抗、敌我识别、扩跳频通信等装备的性能指标测试，可以提供多种数字调制信号，解决电子对抗设备的维护和训练问题，提高电子对抗装备的科研、生产、维修保障能力。
中国专利公开号CN102522967B公开了：一种B类LXI总线任意波形发生器电路，包括B类LXI接口模块、任意波形发生器功能模块以及LED指示模块；B类LXI接口模块包括嵌入式处理器电路、IEEE1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接口通信电路；任意波形发生器功能模块包括总线接口电路、SDRAM存储器电路、FPGA控制电路、时钟产生电路、DAC转换电路、滤波电路、直流偏置电路、衰减电路、高低增益电路和校准电路，总线接口电路的一端与B类LXI接口模块相互连接，本实用新型基于LXI总线标准，提供了一种B类LXI任意波形发生器。其提供了一种带FPGA控制电路的任意波形发生器，但它明确表示：它无法用在PCI卡槽上，这样它就会在与电脑连通时无法紧密地结合在一起。
中国专利公开号CN103488244B公开了：一种基于复杂组合触发的波形数据可变速率回放的任意波形发生系统及方法，它提到通过PCI卡槽传递信号, 它包括波形数据存取单元，用于完成波形数据的缓冲和内存接口的控制；将来自PCI芯片局部总线32位数据送入FPGA，在FPGA内部经过PCI接口模块转换成256位数据总线以及25位的地址总线后分别写入数据FIFO和地址FIFO；在FIFO的另一侧以内存控制模块输入的时钟读取写入的波形数据和地址，经过握手信号后送入内存控制模块；内存控制模块将输入的波形数据和地址按照内存条的时序写入内存条；在读模式下，由读地址产生模块产生读地址送入内存控制模块，内存控制模块经过延时后将从内存条中读取的波形数据送入到输出数据总线上，同时输出data_valid信号；Read_FIFO将从内存条读取的数据写入FIFO；在read_FIFO 的另一侧，FPGA以DA时钟的1\/16读取FIFO，并将读取的256位数据送入并串转换模块，转换成16位的数据送入DA进行数模转换；在FPGA内部通过大量的FIFO将连续的读和写转换成间歇式的读写；但它并没有与电脑紧密地安装在一起。
带有FPGA开放的任意波形发生卡通过2通道5.0Gsps 12bit与PCI ExpressGen3卡槽与电脑匹配，需要对程序进行大量的创新调整工作
任意波形发生卡本身会产生热量，但一般来说，当把它单儿放在一个较大的空间中，如一个电表箱中，是不会因为温度过高而影响其集成块的工作的，而把开放的任意波形发生卡通过电脑自身的PCI ExpressGen3卡槽安装在主机箱内部，在5.0Gsps 12bit的高速度下，通常会出现开放的任意波形发生卡自身的过热现象。
实用新型内容
本实用新型的目的是克服现有技术的上述不足而提供一种双冷却的PCI ExpressGen3FPGA波形发生卡，通过解决通信配合，同时解决冷却方式，我们可以成功地把2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡安装在电脑的主机箱内。
本实用新型的技术方案是：一种双冷却的PCI Express Gen3FPGA波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形， ZDWV5000 通过PCI Express Gen3总线连接到计算机主机, 其特征在于：主板上安装有轴流风扇。
本实用新型进一步的技术方案是:轴流风扇有二个。针对这种情况，电脑内需要有足够大的空间，按常规，电脑主板上，与双冷却的PCI Express Gen3FPGA波形发生卡相邻的卡槽上没有其它板卡，最少，在与双冷却的PCI Express Gen3FPGA波形发生卡相邻的卡槽右边没有其它板卡。二个或多个轴流风扇比功率更大的轴流风扇，会更有针对性的对发热元件进行散热，同时产生的风噪会小许多，因为风的噪音，是风速的倍增量，另一方面，风速与功率的关系是四次方的关系。
本实用新型进一步的技术方案是:轴流风扇风量为10～40 CFM，轴流风扇的厚度为8mm～20mm。
本实用新型再进一步的技术方案是:轴流风扇风量为20CFM,轴流风扇的厚度为13.5 mm。
本实用新型再进一步的技术方案是:轴流风扇的出风口连接有挡风板，其中一块挡风板的出风口指向集成块方向，另一块挡风板的出风口指向机箱的上方。使用挡风板改变轴流风扇的出风方向，能更好的增加电脑主机箱内的空气流动，降低电脑主机箱内的整体温度。
本实用新型更进一步的技术方案是：本实用新型的ZDWV5000最大支持2通道同步信号产生、最高5.0GSPS数据更新率；所述的ZDWV5000支持12bit 转换精度、最大板载2GBDDR3存储器、支持外部触发输入或输出、PCIe x8 Gen3数据传输接口，连续传输率5.0GB\/s、FPGA支持用户自定义逻辑开发。
本实用新型更进一步的技术方案是：模拟信号输入：ZDWV5000具有2个独立的模拟信号输出通道,输入方式选择：第一个为交流耦合，采用Balun耦合，第二个为单端输出，输出阻抗50Ω，输出范围1Vpp。
本实用新型更进一步的技术方案是：板载信号存储器：ZDWV5000板载128位宽DDR3存储器用于缓存采集数据；DDR3读写数据率为1033MHz，能为用户提供最大128Gb\/s的数据吞吐率，支持各种采集模式下的数据并发读写；板载内存容量：2GB，即：总共1Gsample，4通道同时工作时 250Msample\/每通道。
本实用新型更进一步的技术方案是：ZDWV5000支持多种触发模式：软件触发；通道触发，任意4个通道均能设置为触发源，触发方式有上升沿大于、下降沿小于阈值触发；阈值窗口触发；外触发，前面板上的4个通用IO均能作为触发源使用，可上沿或下沿触发或各个IO组合逻辑触发；任意波形发生卡的前面板有4个通用IO可以使用。用户可以通过编程自定义这些IO的用途；同时这些IO通过软件设置，可作为输入、输出触发信号使用。
本实用新型与现有技术相比具有如下特点：
以下结合附图和具体实施方式对本实用新型的详细结构作进一步描述。
附图说明
附图1为本实用新型的系统框图；
附图2为外部数据参考输入电路；
附图3为外部数据采集时钟输入电路；
附图4为前面板 IO结构示意图；
附图5为任意波形发生功能以及选项示意图；
附图6为FIFO回放模式结构示意图；
附图7为轴流风扇散热结构示意图。
具体实施方式
如附图所示：一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，其特征在于：ZDWV5000 通过PCIExpress 8-lane 总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。
如附图1所示：一种2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡系统框图，ZDWV5000支持用户自定义逻辑开发。我们提供完整的FPGA逻辑工程，并提供基于Verilog-HDL编写的用户逻辑接口源代码。FPGA开发软件使用XILINX Vivado2018.3,
当使用单次触发模式时，波形数据事先存放在板载内存中，一旦满足触发条件，DAC将回放内存中的数据。一次触发回放一次数据，回放到数据尾部后自动停止。
当使用多次循环发回放模式时，回放数据存储模式和触发方式同单次触发回放模式，但用户可以设置每次触发重复播放波形的次数，1次到N次可以设置。
Virtex7 FPGA通过PCI Express 8-lane 总线连接到计算机主机。每对Lane支持8.0Gbps（Gen3）的数据传输速度。
规格：最大支持2通道同步信号产生；最高5.0GSPS数据更新率；12bit 转换精度；最大板载2GB DDR3存储器；支持外部触发输入或输出，PCIe x8 Gen3数据传输接口，连续传输率5.0GB\/s，FPGA支持用户自定义逻辑开发。
软件支持：操作系统，Windows 10 64；位开发软件Visual Studio 2010；驱动程序C\/C++。
硬件功能以及选项：PCI Express x8 总线，ZDWV5000 通过PCI Express 8-lane总线连接到计算机主机。每对Lane支持8.0Gbps（Gen3）的数据传输速度。
模拟信号输入：ZDWV5000具有2个独立的模拟信号输出通道,输入方式选择
交流耦合，采用Balun耦合。
单端输出。输出阻抗50Ω，输出范围1Vpp。
板载信号存储器：ZDWV5000板载128位宽DDR3存储器用于缓存采集数据。DDR3读写数据率为1033MHz，能为用户提供最大128Gb\/s的数据吞吐率，支持各种采集模式下的数据并发读写。
板载内存容量：2GB（总共1Gsample，4通道同时工作时 250Msample\/每通道）
DAC时钟发生器：采集时钟的随机抖动会劣化采集系统的信噪比，而且随着输出信号频率的增加，DAC时钟的抖动对信噪比的影响会越来越明显。因此ZDWV5000采用超低抖动时钟信号产生模块配合高稳定、低相位噪声时钟参考源来保证采集时钟的性能。
时钟发生器采用独立的屏蔽模块，支持板载参考源、外部参考时钟源以及同步接口参考时钟输入。内部DAC时钟，最大速率：5000MHz，2通道采样率相同，软件可设置采样率：100M~5000MHz，1MHz分辨率，由时钟发生器直接输出。
时钟模块选项：1: 板载超低相噪TCXO参考源100MHz。相位噪声 -157dBc\/Hz AT10KHz；-168dBc\/Hz AT floor。温度稳定性：±20ppm 0℃到70℃。
2: 板载超低相噪恒温晶体参考源100MHz。相位噪声 -168dBc\/Hz AT 10KHz；-180dBc\/Hz AT floor。温度稳定性：±0.05ppm 0℃到70℃。
如图2所示：外参考输入，采通用输入输出接口。
如图3所示：外采集时钟输入，采用通用输入输出接口。通道数：2CH；接口：SMAFemale；输入阻抗：50Ω±2%，耦合方式: AC, 交流耦合; 输出量程（FSR）,1Vpp。
通用输入输出接口：IO数量，4个，通过软件可设置输入或输出，同外触发共用；IO连接器：MMCX Male，每个通道相同的预触发长度设置；IO 输入输出电平：3.3V LVTTL兼容；IO 传输速率，最大200Mbps；IO输出驱动能力：最大50mA。
如图4所示：前面板 IO，前面板有4个通用IO可以使用。用户可以通过编程自定义这些IO的用途；同时这些IO通过软件设置，可作为输入、输出触发信号使用。
如图5所示：任意波形发生功能以及选项：
单次触发回放模式，当使用单次触发模式时，波形数据事先存放在板载内存中，一旦满足触发条件，DAC将回放内存中的数据。一次触发回放一次数据，回放到数据尾部后自动停止。
多次循环发回放模式，回放数据存储模式和触发方式同单次触发回放模式，但用户可以设置每次触发重复播放波形的次数，1次到N次可以设置。
如图6所示：FIFO回放模式，该功能将板载内存虚拟为一个大容量FIFO，由该FIFO缓冲后，DAC能连续不断的接收PCI Express 总线传输来的数据。回放的数据文件可以预先存储在主机内存或硬盘中。在FIFO模式下，系统会预先设置FIFO容量和实时监测FIFO状态，并自动启动PCI Express DMA操作，进行数据搬运工作。FIFO模式工作后，其回放数据长度容许无限长，限制条件为主机的内存容量或硬盘容量。
分辨率：12bit；数据内存：2GB（总共）；时间戳，48bit 采集计数器；回放模式，单次触发，多次循环，FIFO模式；
触发模式：ZDWV5000支持多种触发模式：软件触发、通道触发，任意4个通道均能设置为触发源，触发方式有上升沿大于、下降沿小于阈值触发；阈值窗口触发。外触发，前面板上的4个通用IO均能作为触发源使用，可上沿或下沿触发或各个IO组合逻辑触发。内部、外部触发精度：±1时钟周期；外触发输入电平：3.3V LVTTL兼容；外触发输入最小宽度：≥4倍DAC时钟周期；外触发输出电平：3.3V LVTTL兼容。
开放的FPGA JTAG 调试接口。用户可以使用XILINX USB-JTAG电缆和Vivado 软件进行逻辑在线调试。
如图7所示：散热方式为轴流风扇散热，在板卡相邻槽位安装专用轴流风扇结构，风量：~20CFM，安装后整体尺寸：220mm 长度，双槽宽度，轴流风扇散热结构需要占用额外的板卡安装槽位，支持PCI 32bit、64bit槽位；PCIe x1、x8和x16槽位，适用于不能安装全长卡尺寸的机箱或QT1xxx左右具有空余槽位的安装环境；工作温度：0℃到50℃；存储温度：-10℃到70℃；湿度：10%到90%
针对这种情况，电脑内需要有足够大的空间，按常规，电脑主板上，与双冷却的PCIExpress Gen3FPGA波形发生卡相邻的卡槽上没有其它板卡，最少，在与双冷却的PCIExpress Gen3FPGA波形发生卡相邻的卡槽右边（也就是图上安装有轴流风扇的边）没有其它板卡。
轴流风扇风量为10～60 CFM，轴流风扇的厚度为8mm～20mm。
经过返复实验，我们得出，轴流风扇风量为：10～60 CFM。当风量少于10 CFM时，如8 CFM时在夏天就会频繁出现因发热而产生的机器自动休眠状态，在环境温度为20℃的时候，也会偶尔出因发热而产生的机器自动休眠状态，这种情况对实用性就大打折扣了。当风量大于60CFM时，因耗电量太大而加重了电源的供电负担，同时，增加了较大的噪音成分。
针对具体分析，我们生产了一款产品，轴流风扇风量为25CFM,轴流风扇的厚度为13.5 mm。
相对于涡轮风扇，轴流风扇风量需要风量更大一点。
相对于同样的风量，轴流风扇在同样的输入电压下，需要的电流要小许多，所以，只要电脑主机厢的空间充许，我们多半采用轴流风扇。
当有多个轴流风扇同时安装在一块电卡上时，我们还可以在轴流风扇的出风口的上方安装一块挡风板。
当有二个轴流风扇时，我们可以这样分配风的方向：其中一块挡风板的出风口指向集成块方向，另一块挡风板的出风口指向机箱的上方。
当有三个轴流风扇时，我们可以这样分配风的方向：其中一块挡风板的出风口指向集成块方向，另一块挡风板的出风口指向机箱的上方，第三个轴流风扇好不装挡风板，或者第三个轴流风扇人挡风板的出风口指向机箱的上方下方。
使用挡风板改变轴流风扇的出风方向，能更好的增加电脑主机箱内的空气流动，降低电脑主机箱内的整体温度。
本实用新型的工作原理和使用方法是：一种2通道5.0Gsps 12bit PCIExpressGen3FPGA开放的任意波形发生卡,采用FPGA开发软件使用XILINX Vivado 2018.3，基于Verilog-HDL编写用户的逻辑接口源代码，采用XILINX Virtex FPGA处理器，ZDWV5000提供64位Windows 10设备驱动程序，采用单次或多次触发回放模式产生开放的任意波形，其特征在于：ZDWV5000 通过PCI Express 8-lane 总线连接到计算机主机，每对Lane支持8.0Gbps（Gen3）的数据传输速度。
采用Virtex7 FPGA数据中心，Virtex7 FPGA通过8个DDR3内存条，进行数据存储，Virtex7 FPGA连接二个DAC,即数字模拟转换器，二个DAC分别连接AFE, AFE即模拟前端:A\/D转换前的模拟电路部分，与外部触发信号相连接。
当选用多个轴流风扇时，我们通过改变各个轴流风扇的出风方向，组合型成机箱内空气的有序流动，达成最好的通风冷却效果，使用挡风板改变轴流风扇的出风方向，能更好的增加电脑主机箱内的空气流动，降低电脑主机箱内的整体温度，通过解决卡的通信配合，同时解决冷却方式，我们可以成功地把2通道5.0Gsps 12bit PCI ExpressGen3FPGA开放的任意波形发生卡安装在电脑的主机箱内。
设计图
相关信息详情
申请码:申请号:CN201920118027.9
申请日:2019-01-24
公开号:公开日:国家:CN
国家/省市:87(西安)
授权编号:CN209356943U
授权时间:20190906
主分类号:G06F 1/02
专利分类号:G06F1/02;G06F1/20
范畴分类:40B;
申请人:中国人民解放军火箭军工程大学
第一申请人:中国人民解放军火箭军工程大学
申请人地址:710025 陕西省西安市灞桥区洪庆街道同心路2号
发明人:魏振华;占建伟;王利涛;李海龙;伍明;汪洪桥
第一发明人:魏振华
当前权利人:中国人民解放军火箭军工程大学
代理人:徐邵华
代理机构:43218
代理机构编号:长沙市标致专利代理事务所(普通合伙)
优先权:关键词:当前状态:审核中
类型名称:外观设计
标签：FPGA论文; PCI论文; 轴流风扇论文; 软件接口论文; 时钟同步论文; 用户接口论文; 软件论文; 时钟信号论文; 关系逻辑论文; 时钟电路论文; 电脑论文; fifo论文;