一种采用负阻抗补偿技术的斩波放大电路论文和设计

全文摘要

本发明公开了一种采用负阻抗补偿技术的斩波放大电路，包括差分输入端、第一级斩波开关、第一级放大电路、第二级斩波开关、第二级放大电路、负阻抗转换电路、负反馈单元、输入电容和差分输出端；差分输入端连接第一级斩波开关用于接入差分电压信号；第一级斩波开关的输出端子通过输入电容连接第一级放大电路；第一级放大电路连接第二级斩波开关，第二级斩波开关连接第二级放大电路，第二级放大电路连接差分输出端，还通过负反馈单元连接第一级放大电路的反馈输入端；负阻抗转换电路并联接入第一级放大电路的信号输入端用于减小第一级放大电路的等效输入电容。其优点在于：本发明具有高输入阻抗和高稳定性，能适用于需要高输入阻抗的场合。

主设计要求

1.一种采用负阻抗补偿技术的斩波放大电路，其特征在于，包括差分输入端(30)、第一级斩波开关(31)、负阻抗转换电路(32)、第一级放大电路(33)、第二级斩波开关(34)、第二级放大电路(35)、差分输出端(36)、负反馈单元(37)和输入电容；所述的差分输入端(30)的两个端口分别连接第一级斩波开关(31)的两个输入端子用于输入差分电压信号；所述的第一级斩波开关(31)的两个输出端子分别通过输入电容连接第一级放大电路(33)的两个信号输入端；所述的第一级放大电路(33)的两个信号输出端分别连接第二级斩波开关(34)的两个输入端子，所述的第二级斩波开关(34)的两个输出端子分别连接第二级放大电路(35)的两个信号输入端，所述的第二级放大电路(35)的两个信号输出端分别连接差分输出端(36)的两个端口，还通过所述的负反馈单元(37)连接第一级放大电路(33)的反馈输入端；所述的负阻抗转换电路(32)并联接入第一级放大电路(33)的信号输入端用于减小第一级放大电路(33)的等效输入电容；所述的负阻抗转换电路(32)包括第一端口(P1)、第二端口(P2)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第一运算放大器(A1)、第二运算放大器(A2)、第一伪电阻(R1)和第二伪电阻(R2)；所述的第一运算放大器(A1)的输出端依次串接第二电容(C2)、第三电容(C3)和第四电容(C4)后连接第二运算放大器(A2)的输出端；所述的第一运算放大器(A1)的同相输入端连接第一端口(P1)，反相输入端接入在第二电容(C2)与第三电容(C3)之间，输出端通过第一电容(C1)连接第一运算放大器(A1)的同相输入端；所述的第一伪电阻(R1)并接在第二电容(C2)的两端；所述的第二运算放大器(A2)的同相输入端连接第二端口(P2)，反相输入端接入在第三电容(C3)和第四电容(C4)之间，输出端通过第五电容(C5)连接第二运算放大器(A2)的同相输入端；所述的第二伪电阻(R2)并接在第四电容(C4)的两端；通过设置第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)及第五电容(C5)的电容值设置负阻抗转换电路(32)的电容值。

设计方案

所述的负阻抗转换电路(32)包括第一端口(P1)、第二端口(P2)、第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第一运算放大器(A1)、第二运算放大器(A2)、第一伪电阻(R1)和第二伪电阻(R2)；所述的第一运算放大器(A1)的输出端依次串接第二电容(C2)、第三电容(C3)和第四电容(C4)后连接第二运算放大器(A2)的输出端；所述的第一运算放大器(A1)的同相输入端连接第一端口(P1)，反相输入端接入在第二电容(C2)与第三电容(C3)之间，输出端通过第一电容(C1)连接第一运算放大器(A1)的同相输入端；所述的第一伪电阻(R1)并接在第二电容(C2)的两端；所述的第二运算放大器(A2)的同相输入端连接第二端口(P2)，反相输入端接入在第三电容(C3)和第四电容(C4)之间，输出端通过第五电容(C5)连接第二运算放大器(A2)的同相输入端；所述的第二伪电阻(R2)并接在第四电容(C4)的两端；通过设置第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)及第五电容(C5)的电容值设置负阻抗转换电路(32)的电容值。

2.根据权利要求1所述负阻抗补偿技术的斩波放大电路，其特征在于，所述的负反馈单元(37)包括负反馈单元斩波开关(371)、第六电容(C6)、第七电容(C7)和第八电容(C8)；所述的第二级放大电路(35)的两个信号输出端分别连接负反馈单元斩波开关(371)的两个输入端子，负反馈单元斩波开关(371)的其一输出端子连接第六电容(C6)，其二输出端子连接第七电容(C7)，所述的第八电容(C8)连接第六电容(C6)和第七电容(C7)。

3.根据权利要求2所述负阻抗补偿技术的斩波放大电路，其特征在于，所述的第一级放大电路(33)包括第三运算放大器(A3)、第三伪电阻(R3)、第四伪电阻(R4)、第五伪电阻(R5)、第六伪电阻(R6)；所述的第三运算放大器(A3)包括相对应的第一同相输入端和第一反相输入端、相对应的第二同相输入端和第二反相输入端，还包括正输出端和负输出端；所述的第一级斩波开关(31)的其一输出端子通过输入电容连接所述的第一反相输入端，其二输出端子通过输入电容连接所述的第二同相输入端，所述的正输出端依次通过第二级斩波开关(34)、第二级放大电路(35)和负反馈单元(37)后连接第一同相输入端，还通过第三伪电阻(R3)连接第二反相输入端；所述的负输出端依次通过第二级斩波开关(34)、第二级放大电路(35)和负反馈单元(37)后连接第二反相输入端，还通过第四伪电阻(R4)连接第一同相输入端；所述的第五伪电阻(R5)和第六伪电阻(R6)串接后两端分别连接第一反相输入端和第二同相输入端，并在第五伪电阻(R5)和第六伪电阻(R6)间接入一共模电压输入端；所述的负阻抗转换电路(32)的两个端口分别连接第一反相输入端和第二同相输入端。

4.根据权利要求2所述采用负阻抗补偿技术的斩波放大电路，其特征在于，所述的第一级放大电路(33)包括第四运算放大器(A4)、第五运算放大器(A5)、第七伪电阻(R7)、第八伪电阻(R8)、第九伪电阻(R9)和第十伪电阻(R10)；所述的第四运算放大器(A4)的同相输入端依次串接第七伪电阻(R7)、第八伪电阻(R8)后连接第五运算放大器(A5)的反相输入端，并在第七伪电阻(R7)和第八伪电阻(R8)之间接入一共模电压输入端，所述的第四运算放大器(A4)的输出端依次通过第二级斩波开关(34)、第二级放大电路(35)和负反馈单元(37)后连接第五运算放大器(A5)的同相输入端，还通过第九伪电阻(R9)连接第四运算放大器(A4)的反相输入端；所述的第五运算放大器(A5)的输出端依次通过第二级斩波开关(34)、第二级放大电路(35)和负反馈单元(37)后连接第四运算放大器(A4)的反相输入端，还通过第十伪电阻(R10)连接第五运算放大器(A5)的同相输入端；所述的第一级斩波开关(31)的其一输出端子通过输入电容连接第四运算放大器(A4)的同相输入端，其二输出端子通过输入电容连接第五运算放大器(A5)的反相输入端；所述的负阻抗转换电路(32)的两个端口分别连接第四运算放大器(A4)的同相输入端和第五运算放大器(A5)的反相输入端。

设计说明书

技术领域

本发明涉及模拟电路设计技术领域，具体涉及一种采用负阻抗补偿技术的斩波放大电路。

背景技术

斩波放大技术自1948年提出以来，随着集成电路技术的不断发展，很快就应用于芯片集成技术。斩波放大技术是一种完善运算放大器性能的调制技术，其基本原理是用一个交流调制信号将低频噪声和失调电压调制到高频处,再经滤波处理来消除其影响，主要用于低频微弱信号的低噪声放大。

典型的斩波放大器全集成电路的实现方式通常如图1所示：差分电压信号经过斩波开关CH11调制成高频交流信号，该高频交流信号由输入电容C11和C12耦合到全差分运算放大器A11的差分输入端，经过全差分运算放大器A11放大后的信号由斩波开关CH12解调出放大的初始差分电压信号，由运算放大器A12进行进一步放大输出。该输出电压信号经过斩波开关CH13进行再调制，由电容C13和C14反馈回全差分运算放大器A11的差分输入端，形成大环负反馈，稳定斩波放大电路的增益。在实际应用中，使C11＝C12，C13＝C14，忽略寄生参数的影响，则斩波放大电路的放大倍数可计算为Av＝C11\/C13。

上述斩波放大电路，采用全差分运算放大器作为第一级放大器，由于运算放大器闭环工作时其正向和反向输入端具有“虚短”特性，因此采用该结构的斩波放大电路的输入阻抗由输入电容C11和C12决定。假设斩波放大电路采用的斩波频率为fchop，其输入阻抗可以计算为Zin＝1\/(2×fchop×C11)。而由于电容的容抗和电容值成反比，和其输入信号的频率也成反比，因此，输入电容的容抗随输入信号的频率提高而下降，斩波放大电路对经过斩波调制后的信号体现出比较低的输入阻抗。若采用减小输入电容的方式来提高输入阻抗，电路的寄生参数会导致斩波放大电路的放大倍数的精确控制受到影响，并且效果不明显。

因此，现有技术中的斩波放大电路采用正反馈环路来提升输入阻抗，在典型的斩波放大电路的基础上增加反馈电容C25和C26形成正反馈，得到如图2所示的电路结构。但是采用该方法，当引入的正反馈量过大时，会影响电路的稳定性，并且很难把输入阻抗提升到GΩ以上级别，不能满足一些需要极高输入阻抗的应用场合。即现有技术中的斩波放大电路无法适用于一些需要极高输入阻抗的场合。

发明内容

为了解决上述现有技术存在的问题，本发明目的在于提供一种采用负阻抗补偿技术的斩波放大电路。本发明所述的斩波放大电路具有极高的输入阻抗，同时还兼具高稳定性。使本发明能应用于需要极高输入阻抗的场合。

本发明所述的一种采用负阻抗补偿技术的斩波放大电路，包括差分输入端、第一级斩波开关、第一级放大电路、第二级斩波开关、第二级放大电路、负阻抗转换电路、负反馈单元、输入电容和差分输出端；所述的差分输入端的两个端口分别连接第一级斩波开关的两个输入端子用于输入差分电压信号；所述的第一级斩波开关的两个输出端子分别通过输入电容连接第一级放大电路的两个信号输入端；所述的第一级放大电路的两个信号输出端分别连接第二级斩波开关的两个输入端子，所述的第二级斩波开关的两个输出端子分别连接第二级放大电路的两个信号输入端，所述的第二级放大电路的两个信号输出端分别连接差分输出端的两个端口，还通过所述的负反馈单元连接第一级放大电路的反馈输入端；所述的负阻抗转换电路并联接入第一级放大电路的信号输入端用于减小第一级放大电路的等效输入电容。

优选地，所述的负阻抗转换电路包括第一端口、第二端口、第一电容、第二电容、第三电容、第四电容、第五电容、第一运算放大器、第二运算放大器、第一伪电阻和第二伪电阻；所述的第一运算放大器的输出端依次串接第二电容、第三电容和第四电容后连接第二运算放大器的输出端；所述的第一运算放大器的同相输入端连接第一端口，反相输入端接入在第二电容与第三电容之间，输出端通过第一电容连接第一运算放大器的同相输入端；所述的第一伪电阻并接在第二电容的两端；所述的第二运算放大器的同相输入端连接第二端口，反相输入端接入在第三电容和第四电容之间，输出端通过第五电容连接第二运算放大器的同相输入端；所述的第二伪电阻并接在第四电容的两端；通过设置第一电容、第二电容、第三电容、第四电容及第五电容的电容值设置负阻抗转换电路的电容值。

优选地，所述的负反馈单元包括负反馈单元斩波开关、第六电容、第七电容和第八电容；所述的第二级放大电路的两个信号输出端分别连接负反馈单元斩波开关的两个输入端子，负反馈单元斩波开关的其一输出端子连接第六电容，其二输出端子连接第七电容，所述的第八电容连接第六电容和第七电容。

优选地，所述的第一级放大电路包括第三运算放大器、第三伪电阻、第四伪电阻、第五伪电阻、第六伪电阻；所述的第三运算放大器包括相对应的第一同相输入端和第一反相输入端、相对应的第二同相输入端和第二反相输入端，还包括正输出端和负输出端；所述的第一级斩波开关的其一输出端子通过输入电容连接所述的第一反相输入端，其二输出端子通过输入电容连接所述的第二同相输入端，所述的正输出端依次通过第二级斩波开关、第二级放大电路和负反馈单元后连接第一同相输入端，还通过第三伪电阻连接第二反相输入端；所述的负输出端依次通过第二级斩波开关、第二级放大电路和负反馈单元后连接第二反相输入端，还通过第四伪电阻连接第一同相输入端；所述的第五伪电阻和第六伪电阻串接后两端分别连接第一反相输入端和第二同相输入端，并在第五伪电阻和第六伪电阻间接入一共模电压输入端；所述的负阻抗转换电路的两个端口分别连接第一反相输入端和第二同相输入端。

优选地，所述的第一级放大电路包括第四运算放大器、第五运算放大器、第七伪电阻、第八伪电阻、第九伪电阻和第十伪电阻；所述的第四运算放大器的同相输入端依次串接第七伪电阻、第八伪电阻后连接第五运算放大器的反相输入端，并在第七伪电阻和第八伪电阻之间接入一共模电压输入端，所述的第四运算放大器的输出端依次通过第二级斩波开关、第二级放大电路和负反馈单元后连接第五运算放大器的同相输入端，还通过第九伪电阻连接第四运算放大器的反相输入端；所述的第五运算放大器的输出端依次通过第二级斩波开关、第二级放大电路和负反馈单元后连接第四运算放大器的反相输入端，还通过第十伪电阻连接第五运算放大器的同相输入端；所述的第一级斩波开关的其一输出端子通过输入电容连接第四运算放大器的同相输入端，其二输出端子通过输入电容连接第五运算放大器的反相输入端；所述的负阻抗转换电路的两个端口分别连接第四运算放大器的同相输入端和第五运算放大器的反相输入端。

本发明所述的一种采用负阻抗补偿技术的斩波放大电路，其优点在于：

负阻抗转换电路能实现负阻抗转换，将该电路并联接入第一级放大电路的信号输入端，用于补偿第一级放大电路的输入电容，使第一级放大电路的等效输入电容值减小，进而提高了所述的斩波放大电路的输入阻抗。通过引入负阻抗转换电路能大大提高斩波放大电路的输入阻抗。

同时，区别于现有技术中的通过引入正反馈环路来提升输入阻抗的方法，本发明由于无需引入正反馈环路，避免了引入的正反馈量过大对斩波放大电路稳定性造成影响的问题。使本发明在具有高输入阻抗的同时还兼具高稳定性。使本发明能应用于需要极高输入阻抗的场合，能用于对微弱信号的低噪声放大，尤其适用于高输入阻抗微弱信号的低噪声放大。

基于上述的高输入阻抗和高稳定性的优点，使本发明能广泛应用于传感器信号放大、采集领域，特别是应用于脑电、心电等生物电信号采集系统的全集成化设计领域。拓展了斩波放大技术在各个领域的应用前景。

附图说明

图1是现有技术中的斩波放大电路的电路结构示意图；

图2是现有技术中的斩波放大电路的提升输入阻抗方法的电路结构示意图；

图3是本发明所述的斩波放大电路的电路结构示意图；

图4是本发明所述的负阻抗转换电路的电路结构示意图；

图5是本发明实施例1的电路结构示意图；

图6是本发明实施例2的电路结构示意图；

图7是本发明中第三运算放大器A3的电路原理图；

图8是本发明中负阻抗转换电路及第一级放大电路的实施例2中所采用的运算放大器的电路原理图；

图9是本发明中第二级放大电路的运算放大器的电路原理图；

图10是本发明中的斩波开关的电路原理图及信号图；

图11是本发明中的伪电阻PRES的电路原理图。

附图标记说明：30-差分输入端，31-第一级斩波开关，32-负阻抗转换电路，33-第一级放大电路，34-第二级斩波开关，35-第二级放大电路，36-差分输出端，37-负反馈单元，371-负反馈单元斩波开关，P1-第一端口，P2-第二端口，C1-第一电容，C2-第二电容，C3-第三电容，C4-第四电容，C5-第五电容，C6-第六电容，C7-第七电容，C8-第八电容，R1-第一伪电阻，R2-第二伪电阻，R3-第三伪电阻，R4-第四伪电阻，R5-第五伪电阻，R6-第六伪电阻，R7-第七伪电阻，R8-第八伪电阻，R9-第九伪电阻，R10-第十伪电阻，A1-第一运算放大器，A2-第二运算放大器，A3-第三运算放大器，A4-第四运算放大器，A5-第五运算放大器。

具体实施方式

如图3所示，本发明所述的一种采用负阻抗补偿技术的斩波放大电路，包括差分输入端30、第一级斩波开关31、负阻抗转换电路32、第一级放大电路33、第二级斩波开关34、第二级放大电路35、差分输出端36、负反馈单元37和输入电容；所述的差分输入端30的两个端口分别连接第一级斩波开关31的两个输入端子用于输入差分电压信号；所述的第一级斩波开关31的两个输出端子分别通过输入电容连接第一级放大电路33的两个信号输入端；所述的第一级放大电路33的两个信号输出端分别连接第二级斩波开关34的两个输入端子，所述的第二级斩波开关34的两个输出端子分别连接第二级放大电路35的两个信号输入端，所述的第二级放大电路35的两个信号输出端分别连接差分输出端36的两个端口，还通过所述的负反馈单元37连接第一级放大电路33的反馈输入端；所述的负阻抗转换电路32并联接入第一级放大电路33的信号输入端用于减小第一级放大电路33的等效输入电容。负反馈单元37与第一级放大电路33、第二级斩波开关34及第二级放大电路35共同构成负反馈环路，通过负反馈稳定斩波放大电路的增益。所述的第一级放大电路33的信号输入端和反馈输入端没有公共连接点，即所述的斩波放大电路的斩波输入端和负反馈环路没有公共连接点。因此使第一级放大电路33本身具备较高的本征输入阻抗，在引入负阻抗转换电路32后进一步提高了斩波放大电路的输入阻抗。

其中，差分输入端30用于输入需要进行放大的差分电压信号。

第一级斩波开关31用于把输入的差分电压信号的频谱调制到斩波信号的奇次谐波频率处。

第一级放大电路33用于把第一级斩波开关31输出的信号进行放大，同时通过接入负反馈单元37的反馈信号来稳定斩波放大电路的增益。

负阻抗转换电路32用于对第一级放大电路33的信号输入端的输入电容进行补偿，以减小第一级放大电路33的等效输入电容，提升斩波放大电路的输入阻抗。

第二级斩波开关34用于对第一级放大电路33所放大的信号进行解调，得到放大的初始差分信号，同时把第一级放大电路33所产生的噪声和失调电压调制到斩波信号的奇次谐波频率处。

第二级放大电路35用于把第二级斩波开关34解调出来的初始差分信号进行放大。

负反馈单元斩波开关371用于把第二级放大电路35输出的被放大的初始差分信号重新调制到斩波信号的奇次谐波频率处，并通过第六电容C6、第七电容C7和第八电容C8接入第一级放大电路33中的反馈输入端，形成负反馈。

第六电容C6、第七电容C7和第八电容C8用于对负反馈单元斩波开关371的输出信号进行一定比例系数的分压后接入第一级放大电路33中的反馈输入端，形成负反馈，稳定斩波放大电路的增益。

差分输出端36为斩波放大电路的最终电压信号输出端。

输入电容为所述斩波放大电路的输入耦合电容。

第一级斩波开关31、第二级斩波开关34和负反馈单元斩波开关371具有相同的功能和结构，均为斩波开关，其典型的实现原理如图10所示，都具有两个输入端子：端口1和端口2，以及2个输出端子：端口3和端口4，其内部结构为四个由斩波信号控制通断的开关S1、S2、S3和S4组成，这些开关能够受控允许或阻止模拟信号通过。开关S1跨接端口1和端口3、开关S2跨接端口1和端口4、开关S3跨接端口2和端口3、开关S4跨接端口2和端口4；所述斩波信号为两路占空比为50％、相位相反的方波信号：信号φ1和信号φ2，在信号φ1的高电平处，开关S1、S4导通，开关S2、S3关断；在信号φ2的高电平处，开关S1、S4关断，开关S2、S3导通。

所述的负反馈单元37包括负反馈单元斩波开关371、第六电容C6、第七电容C7和第八电容C8；所述的第二级放大电路35的两个信号输出端分别连接负反馈单元斩波开关371的两个输入端子，负反馈单元斩波开关371的其一输出端子连接第六电容C6，其二输出端子连接第七电容C7，所述的第八电容C8连接第六电容C6和第七电容C7。

所述的负阻抗转换电路32包括第一端口P1、第二端口P2、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第一运算放大器A1、第二运算放大器A2、第一伪电阻R1和第二伪电阻R2；所述的第一运算放大器A1的输出端依次串接第二电容C2、第三电容C3和第四电容C4后连接第二运算放大器A2的输出端；所述的第一运算放大器A1的同相输入端连接第一端口P1，反相输入端接入在第二电容C2与第三电容C3之间，输出端通过第一电容C1连接第一运算放大器A1的同相输入端；所述的第一伪电阻R1并接在第二电容C2的两端；所述的第二运算放大器A2的同相输入端连接第二端口P2，反相输入端接入在第三电容C3和第四电容C4之间，输出端通过第五电容C5连接第二运算放大器A2的同相输入端；所述的第二伪电阻R2并接在第四电容C4的两端；通过设置第一电容C1、第二电容C2、第三电容C3、第四电容C4及第五电容C5的电容值设置负阻抗转换电路32的电容值。

负阻抗转换电路32在斩波放大电路中的作用相当于一个负电容，该电路结构并联接入第一级放大电路33的输入端，用于减小第一级放大电路33的等效输入电容值，从而提高斩波放大电路的输入阻抗。负阻抗转换电路32的实现原理如图4所示，其电路结构如上所述。其中第一伪电阻R1、第二伪电阻R2为运算放大器的直流负反馈电阻，第三电容C3为被用于进行负阻抗转换的电容器，第二电容C2和第四电容C4为运算放大器的负反馈电容器，第一电容C1和第五电容C5为运算放大器的正反馈电容器，在进行电路实现时，一般令C2＝C4、C1＝C5，所实现的负电容值可以计算如下：

假设第一级放大电路33的等效差分输入电容为Cin，斩波开关频率为fchop，则斩波放大器的等效差分输入阻抗Zin可以计算为：

对电路参数进行合理的设计，使上式分母中的乘积项设计图

一种采用负阻抗补偿技术的斩波放大电路论文和设计

一种采用负阻抗补偿技术的斩波放大电路论文和设计

全文摘要

主设计要求

设计方案

设计说明书

相关信息详情

猜你喜欢