全文摘要
本实用新型公开了一种基于FPGA的DP信号分配系统,包括DP信号输入模块、DP信号转换模块、FPGA模块、与FPGA模块连接的电源模块、与FPGA模块连接的第二转换模块、与第二转换模块连接的DP信号输出模块、与FPGA模块连接的控制模块和与控制模块连接的终端,DP信号输入模块的输出端同时与DP信号转换模块的输入端和控制模块连接,DP信号转换模块的输出端与FPGA模块的输入端连接。解决了现有技术中存在的,大多数DP信号分配系统信号传输稳定性低所导致的下游设备显示不稳定的技术问题。
主设计要求
1.一种基于FPGA的DP信号分配系统,其特征在于,包括DP信号输入模块、DP信号转换模块、FPGA模块、与FPGA模块连接的电源模块、与FPGA模块连接的第二转换模块、与第二转换模块连接的DP信号输出模块、与FPGA模块连接的控制模块和与控制模块连接的终端,DP信号输入模块的输出端同时与DP信号转换模块的输入端和控制模块连接,DP信号转换模块的输出端与FPGA模块的输入端连接。
设计方案
1.一种基于FPGA的DP信号分配系统,其特征在于,包括DP信号输入模块、DP信号转换模块、FPGA模块、与FPGA模块连接的电源模块、与FPGA模块连接的第二转换模块、与第二转换模块连接的DP信号输出模块、与FPGA模块连接的控制模块和与控制模块连接的终端,DP信号输入模块的输出端同时与DP信号转换模块的输入端和控制模块连接,DP信号转换模块的输出端与FPGA模块的输入端连接。
2.如权利要求1所述基于FPGA的DP信号分配系统,其特征在于,电源模块的输入端接5V供电,电源模块用于将5V转变成3.3V以输出至FPGA模块。
3.如权利要求1所述基于FPGA的DP信号分配系统,其特征在于,DP信号转换模块包括第三芯片,第三芯片的第三插脚、第四插脚、第五插脚和第六插脚均与DP信号输入模块连接,第三芯片的第五十一插脚同时与第九十二电阻一端和控制模块连接,第三芯片的第五十二插脚同时与第一百二十电阻一端和控制模块连接。
4.如权利要求1所述基于FPGA的DP信号分配系统,其特征在于,控制模块包括第四芯片和第一插座,第四芯片的第十八插脚和第十九插脚均与第一插座连接,第四芯片的第三十二插脚和第三十三插脚均与DP信号转换模块连接。
5.如权利要求1所述基于FPGA的DP信号分配系统,其特征在于,sink设备包括显示屏。
6.如权利要求1所述基于FPGA的DP信号分配系统,其特征在于,电源模块包括第九芯片、第四十七电阻、第八十电容、第八十一电容和第三电感线圈,第九芯片的第六插脚同时与供电端、第四十七电阻一端、第九芯片的第一插脚、第八十一电容一端和第八十电容一端连接,第九芯片的第五插脚同时与第四插脚、第八插脚、第九插脚、第四十九电阻一端、第八十一电容另一端、第八十电容另一端和地连接,第四十九电阻另一端同时与第九芯片的第三插脚和第五十电阻一端连接,第五十电阻另一端与第四十八电阻一端连接,第四十八电阻另一端同时与第三电感线圈一端、第八十二电容一端、第八十三电容一端、第五二极管一端和FPGA模块连接。
设计说明书
技术领域
本实用新型属于光纤通讯技术领域,尤其涉及一种基于FPGA的DP信号分配系统。
背景技术
目前,信号传输应用于越来越多的设备,在其特殊的使用环境下,对信号传输有着更高标准的要求,包含超高清,远距离,多终端显示等方面,尤其是医疗行业。同时,新的领域,新的技术催生出更多的行业需求,类似最新CT这种需求两个或者四个显示终端同步显示的案例层出不穷,针对工业领域的高性能以及高可靠性要求,却鲜有产品能够满足,而传统的DP信号分配器很难满足这种苛刻的应用场景。
现有的大多数的DP分配器,比如专利申请号为CN201721089674,申请名称为DP信号分配器,只支持两路DP的输出,无法满足两路以上的DP输出需求,且在工业级要求环境下,现有方案会出现无法识别显示器从而造成显示器不显示图像的情况发生。
因此,现有技术有待于改善。
实用新型内容
本实用新型的主要目的在于提出一种基于FPGA的DP信号分配系统,旨在解决背景技术中所提及的技术问题。
本实用新型的基于FPGA的DP信号分配系统,包括DP信号输入模块、DP信号转换模块、FPGA模块、与FPGA模块连接的电源模块、与FPGA模块连接的第二转换模块、与第二转换模块连接的DP信号输出模块、与FPGA模块连接的控制模块和与控制模块连接的终端,DP信号输入模块的输出端同时与DP信号转换模块的输入端和控制模块连接,DP信号转换模块的输出端与FPGA模块的输入端连接。
优选地,DP信号转换模块包括第三芯片,第三芯片的第三插脚、第四插脚、第五插脚和第六插脚均与DP信号输入模块连接,第三芯片的第五十一插脚同时与第九十二电阻一端和控制模块连接,第三芯片的第五十二插脚同时与第一百二十电阻一端和控制模块连接。
优选地,控制模块包括第四芯片和第一插座,第四芯片的第十八插脚和第十九插脚均与第一按插座接,第四芯片的第三十二插脚和第三十三插脚均与DP信号转换模块连接。
优选地,sink设备包括显示屏。
优选地,电源模块包括第九芯片、第四十七电阻、第八十电容、第八十一电容和第三电感线圈,第九芯片的第六插脚同时与供电端、第四十七电阻一端、第九芯片的第一插脚、第八十一电容一端和第八十电容一端连接,第九芯片的第五插脚同时与第四插脚、第八插脚、第九插脚、第四十九电阻一端、第八十一电容另一端、第八十电容另一端和地连接,第四十九电阻另一端同时与第九芯片的第三插脚和第五十电阻一端连接,第五十电阻另一端与第四十八电阻一端连接,第四十八电阻另一端同时与第三电感线圈一端、第八十二电容一端、第八十三电容一端、第五二极管一端和FPGA模块连接。
本实用新型的基于FPGA的DP信号分配系统,具有以下有益效果:
1、基于终端、控制模块设置,控制模块能够识别是否有DP信号输入至DP信号转换模块,并控制DP信号转换模块将DP信号转换至LVDS信号,终端得以监控控制模块、sink设备的状态,以使得所有过程都完全透明并可调控,保证信号传输稳定性,避免出现sink设备无法进行显示的问题。
2、基于FPGA模块设置,能够至少输出两路LVDS信号,即将第一LVDS信号至少转化成第二LVDS信号和第三LVDS信号,以适应于两路以上DP信号输出的应用场景中。
附图说明
图1为本实用新型基于FPGA的DP信号分配系统的原理框图;
图2为本实用新型基于FPGA的DP信号分配系统中DP信号输入模块的电路连接示意图;
图3为本实用新型基于FPGA的DP信号分配系统中输入连接保护电路;
图4为本实用新型基于FPGA的DP信号分配系统中DP信号转换模块的电路连接示意图;
图5为本实用新型基于FPGA的DP信号分配系统中电源模块的电路连接示意图;
图6为本实用新型基于FPGA的DP信号分配系统中电源滤波模块的电路连接示意图;
图7为本实用新型基于FPGA的DP信号分配系统中FPGA模块的电路连接示意图;
图8为本实用新型基于FPGA的DP信号分配系统中FPGA模块输出第二LVDS信号的示意图;
图9为本实用新型基于FPGA的DP信号分配系统中FPGA模块输出第三LVDS信号的示意图;
图10为本实用新型基于FPGA的DP信号分配系统中第二转换模块的电路连接示意图;
图11为本实用新型基于FPGA的DP信号分配系统中DP信号输出模块的电路连接示意图;
图12为本实用新型基于FPGA的DP信号分配系统中控制模块的电路连接示意图。
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
需要注意的是,相关术语如“第一”、“第二”等可以用于描述各种组件,但是这些术语并不限制该组件。这些术语仅用于区分一个组件和另一组件。例如,不脱离本实用新型的范围,第一组件可以被称为第二组件,并且第二组件类似地也可以被称为第一组件。术语“和\/或”是指相关项和描述项的任何一个或多个的组合。
参考图1,图1为本实用新型基于FPGA的DP信号分配系统的原理框图。
一种基于FPGA的DP信号分配系统,其特征在于,包括DP信号输入模块10、DP信号转换模块11、FPGA模块12、与FPGA模块12连接的电源模块13、与FPGA模块12连接的第二转换模块21、与第二转换模块21连接的DP信号输出模块22、与FPGA模块12连接的控制模块20和与控制模块20连接的终端30,DP信号输入模块10的输出端同时与DP信号转换模块11的输入端和控制模块20连接,DP信号转换模块11的输出端与FPGA模块12的输入端连接。具体原理如下:DP信号经由DP信号输入模块进入DP信号转换模块,控制模块用于识别DP信号并控制DP信号转换模块将DP信号转换成第一LVDS信号,第一LVDS信号经FPGA模块后输出第二LVDS信号和第三LVDS信号至第二转换模块,第二转换模块将接收到的第二LVDS信号和第三LVDS信号转换成第二DP信号和第三DP信号,以经DP信号输出模块传输至sink设备;sink设备包括显示屏,显示屏包括第一显示屏31和第二显示屏32。本实用新型的基于FPGA的DP信号分配系统,具有以下有益效果:1、基于控制模块设置,控制模块能够识别是否有DP信号输入至DP信号转换模块,并控制DP信号转换模块将DP信号转换至LVDS信号,终端设置,得以监控控制模块、sink设备的状态,以使得所有过程都可调控,保证信号传输稳定性,避免出现sink设备无法进行显示的问题。2、其中,对于控制模块的连接关系,FPGA模块、DP信号转换模块和第二转换模块均与控制模块连接,基于FPGA模块设置,能够至少输出两路LVDS信号,即将第一LVDS信号至少转化成第二LVDS信号和第三LVDS信号,以适应于两路以上DP信号输出的应用场景中。3、可以通过终端和控制模块之间的通讯,实时获取所有链路层数据状态,Source和sink设备的状态,MCU工作状态等,使得所有过程都完全透明并可监控。
需要注意,如图7所示,FPGA模块包括第十芯片U10,第十芯片的型号为XC6SLX16CSG324I;是一款现有的具有多输出口的芯片(其具有500多个插脚,因此图7、图8、图9中的芯片U10是同一个),基于FPGA模块设置,以实现将第一LVDS信号转换成两路相同的LVDS信号,如图8所示,输出第二LVDS信号;如图9所示,输出第三LVDS信号。且基于FPGA模块采用第十芯片,不同于传统的DP分配系统,本实用新型基于FPGA模块能够实现至少两路LVDS信号输出,以使得后续能转换至少两路DP信号输出,以适应三路、四路的输出需求,尤其适用于医疗显示屏。
如图4所示,优选地,DP信号转换模块包括第三芯片U3,第三芯片U3的第三插脚DPRX_LNO_P、第四插脚DPRX_LNO_N、第五插脚DPRX_LN1_P和第六插脚DPRX_LN1_N均与DP信号输入模块10连接,第三芯片U3的第五十一插脚CFG_SCL同时与第九十二电阻R92一端和控制模块20连接,第三芯片U3的第五十二插脚CFG_SDA同时与第一百二十电阻R120一端和控制模块20连接;以实现将DP信号转换成第一LVDS信号功能。
如图12所示,优选地,控制模块20包括第四芯片U4和第一插座J2,第四芯片U4的第十八插脚和第十九插脚均与第一插座接,第四芯片的第三十二插脚I2CSCL_2\/P2.5和第三十三插脚I2CSCL_2\/P2.4均与DP信号转换模块11连接。以实现以下原理:控制模块能够识别是否有DP信号输入至DP信号转换模块,即通过对信号传输链路的检测,控制DP信号转换模块工作并实时获取DP信号转换模块以及DP信号的状态信息。
如图5所示,图5为本实用新型基于FPGA的DP信号分配系统中电源模块的电路连接示意图,优选地,电源模块的输入端接5V供电,电源模块用于将5V转变成3.3V以输出至FPGA模块;还包括与电源模块连接的电源滤波模块,其具体连接示意图如图6所示,以起到滤波功能,提高电压转换稳定性。具体地:电源模块包括第九芯片U9、第四十七电阻R47、第八十电容C80、第八十一电容C81和第三电感线圈L3,第九芯片U9的第六插脚VIN_SW同时与供电端+5V_DVDD、第四十七电阻一端、第九芯片的第一插脚VIN_A、第八十一电容一端和第八十电容一端连接,第九芯片的第五插脚SYNC同时与第四插脚AGND、第八插脚PGND、第九插脚PAD、第四十九电阻R49一端、第八十一电容另一端、第八十电容另一端和地连接,第四十九电阻另一端同时与第九芯片的第三插脚FB和第五十电阻R50一端连接,第五十电阻另一端与第四十八电阻一端连接,第四十八电阻另一端同时与第三电感线圈一端、第八十二电容C82一端、第八十三电容C83一端、第五二极管D5一端和FPGA模块12连接;以实现将5V电压转换成3.3V后输出至FPGA模块,以供其工作。
其中,第二转换模块包括第十一芯片U11,其具体连接如图10所示,以实现将FPGA模块12发出过来的第二LVDS信号和第三LVDS信号转换成第二DP信号和第三DP信号。DP信号输出模块的具体连接示意图如图11所示,DP信号输出模块是有两个,分别接收第二DP信号和第三DP信号,通过两个第二端子CN4对应地将第二DP信号、第三DP信号输出至sink设备。
本实用新型的基于FPGA的DP信号分配系统,在本领域技术人员角度出发,在看到其所公开的说明书附图均应属于本实施例的保护范围,全部电子元器件型号均可在附图中查看到,对于芯片上的插脚,也可称作管脚。
本实用新型的基于FPGA的DP信号分配系统,其控制步骤包括,1.控制模块监测是否有DP信号输入,如果没有信号输入,则继续等待信号的输入;如果有输入,进行下一步;2.控制模块对后端HPD信号进行检测,判定是否有sink设备接入,如果有,则读取显示器相关信息,以及DPCD相关信息,并对数据的正确性进行验证。然后根据读取到的参数初始化输入模块和输出模块以及转换模块,进入下一步,否则继续等待设备接入后端模块。3.初始化输入模块后,输入模块对DP信号进行处理,将DP信号转换为LVDS信号,而后将LVDS信号传输到转换模块,转换模块将LVDS信号进行一路转成多路完全复制的信号输出到输出模块,进入下一步;4.输出模块检测到来自转换模块输出的LVDS信号后,对LVDS信号进行采样处理判定,如果信号有问题则对相应模块进行配置更改,重新进行信号转换,否则将信号输出至连接的sink设备;5.信号输出后实时的对输入的信号进行监测,如果发生改变,需要重新进行转换,完成相应的配置以及完成对后端连接设备的re-training;6.持续监控后端设备是否发生改变,通过对后端设备HPD信号的监控,判定是Long HPD还是Short HPD,然后获取Linkstate,并进行相应的设置。
以上仅为本实用新型的优选实施例,并非因此限制本实用新型的专利范围,凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本实用新型的专利保护范围内。
设计图
相关信息详情
申请码:申请号:CN201920085709.4
申请日:2019-01-18
公开号:公开日:国家:CN
国家/省市:94(深圳)
授权编号:CN209120328U
授权时间:20190716
主分类号:H04N 5/268
专利分类号:H04N5/268
范畴分类:39C;
申请人:深圳市巨潮科技股份有限公司
第一申请人:深圳市巨潮科技股份有限公司
申请人地址:518000 广东省深圳市龙华新区华荣路397号龙富工业区8栋
发明人:向江;谭志盛
第一发明人:向江
当前权利人:深圳市巨潮科技股份有限公司
代理人:胡丽琴
代理机构:44540
代理机构编号:深圳市海盛达知识产权代理事务所(普通合伙) 44540
优先权:关键词:当前状态:审核中
类型名称:外观设计
标签:电源模块论文; FPGA论文; 实用新型论文; 终端电阻论文; 电容电阻论文; lvds信号论文; lvds论文;