一种65 nm CMOS 60 GHz高增益功率放大器

论文摘要

设计了一种基于65 nm CMOS工艺的60 GHz功率放大器。采用共源共栅结构与电容中和共源级结构相结合的方式来提高功率放大器的增益,并采用两路差分结构来提高输出功率。采用片上变压器作为输入/输出匹配及级间匹配,以减小芯片的面积,从而降低成本。采用Cadence、ADS和Momentum等软件进行联合仿真。后仿真结果表明,在工作频段为60 GHz时,最大小信号增益为26 dB,最大功率附加效率为18.6%,饱和输出功率为15.2 dBm。该功率放大器具有高增益、高效率、低成本等优点。

论文目录

• 0 引 言
• 1 电路设计与工艺选取
•   1.1 整体电路的设计与分析
•   1.2 工艺选取
• 2 核心电路设计
•   2.1 电路整体框架
•   2.2 电容中和共源级放大器的结构
•   2.3 片上变压器的设计
• 3 版图设计
• 4 后仿真结果与分析
• 5 结 论

文章来源

类型: 期刊论文

作者: 杨倩,叶松,姜丹丹

关键词: 功率放大器,电容中和,变压器

来源: 微电子学 2019年06期

年度: 2019

分类: 信息科技

专业: 无线电电子学

单位: 成都信息工程大学通信工程学院

基金: 四川省科技计划资助项目(18SYXHZ0076,19SYXHZ0030)

分类号: TN722.75

DOI: 10.13911/j.cnki.1004-3365.180549

页码: 760-764+771

总页数: 6

文件大小: 1393K

下载量: 124