全文摘要
本实用新型提供一种可反复应用于高速验证的FPGA子板，包括一以接插方式连接于PCB母板上的FPGA子板；所述FPGA子板上设有FPGA芯片、网表下载接口、存储配置芯片、高速接插件、电源接口；FPGA芯片的全部I\/O端口连接至高速接插件；FPGA芯片的电源端口连接电源接口；FPGA芯片的JTAG端口连接网表下载接口；FPGA芯片的存储端口连接存储配置芯片；FPGA子板通过各高速接插件连接至PCB母板。FPGA子板的PCB板为多层板，每相邻两个信号层之间设置一个电源与接地层；FPGA子板的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。本实用新型提供的FPGA子板可反复使用，FPGA子板可应用于不同的项目，带来开发周期和开发成本的节省。
主设计要求
1.一种可反复应用于高速验证的FPGA子板，其特征在于，包括一以接插方式连接于PCB母板(1)上的FPGA子板(2)；所述FPGA子板(2)上设有FPGA芯片(201)、网表下载接口(202)、存储配置芯片(203)、高速接插件(204)、电源接口(205)；FPGA芯片(201)的全部I\/O端口连接至高速接插件(204)；FPGA芯片(201)的电源端口连接电源接口(205)；FPGA芯片(201)的JTAG端口连接网表下载接口(202)；FPGA芯片(201)的存储端口连接存储配置芯片(203)；FPGA子板(2)通过各高速接插件(204)连接至PCB母板(1)。
设计方案
1.一种可反复应用于高速验证的FPGA子板，其特征在于，包括一以接插方式连接于PCB母板(1)上的FPGA子板(2)；
所述FPGA子板(2)上设有FPGA芯片(201)、网表下载接口(202)、存储配置芯片(203)、高速接插件(204)、电源接口(205)；
FPGA芯片(201)的全部I\/O端口连接至高速接插件(204)；FPGA芯片(201)的电源端口连接电源接口(205)；FPGA芯片(201)的JTAG端口连接网表下载接口(202)；FPGA芯片(201)的存储端口连接存储配置芯片(203)；
FPGA子板(2)通过各高速接插件(204)连接至PCB母板(1)。
2.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
各高速接插件(204)分布于FPGA芯片(201)四周。
3.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
FPGA子板(2)的PCB板为多层板，每相邻两个信号层之间设置一个电源与接地层。
4.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
FPGA子板(2)的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。
5.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
FPGA芯片(201)的各I\/O端口至高速接插件相应管脚的信号线长度等长或误差小于10mil。
6.如权利要求5所述的可反复应用于高速验证的FPGA子板，其特征在于，
FPGA芯片(201)不同块的I\/O端口通过蛇形线走线。
7.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
对于高速接插件(204)的管脚，每相邻的信号线间添加一个接地线。
8.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
存储配置芯片(203)为非易失性的FLASH芯片。
9.如权利要求1所述的可反复应用于高速验证的FPGA子板，其特征在于，
网表下载接口(202)为JTAG接口。
设计说明书
技术领域
本实用新型涉及一种SOC芯片的验证平台方案，尤其是一种应用于SOC芯片的FPGA验证板。
背景技术
SOC数字正向设计需要通过FPGA来进行功能验证。目前FPGA验证板的主要手段是将FPGA与外围模块设计在同一块PCB板上，称之FPGA功能一体板，该PCB板会集成很多功能模块。
因此带来的缺点如下：不同设计的FPGA验证板需要集成不同的外围模块，因此同一块FPGA验证板无法满足不同设计的FPGA验证需求。FPGA芯片采购成本非常高，且采购周期长，一旦焊接在一块验证板上就无法再拆卸使用，每新开一个项目，需要重新设计满足该项目需求的FPGA验证板，造成时间和研发成本的浪费。
发明内容
针对现有技术中存在的不足，本实用新型提供一种可反复应用于高速验证的FPGA子板，FPGA子板上仅集成FPGA芯片、存储配置芯片、下载接口以及高速接插件等，与之对应的功能板称之为PCB母板，PCB母板可根据不同项目不同功能单独设计，而FPGA子板可反复使用。本实用新型采用的技术方案是：
一种可反复应用于高速验证的FPGA子板，包括一以接插方式连接于PCB母板上的FPGA子板；
所述FPGA子板上设有FPGA芯片、网表下载接口、存储配置芯片、高速接插件、电源接口；
FPGA芯片的全部I\/O端口连接至高速接插件；FPGA芯片的电源端口连接电源接口；FPGA芯片的JTAG端口连接网表下载接口；FPGA芯片的存储端口连接存储配置芯片；
FPGA子板通过各高速接插件连接至PCB母板。
进一步地，各高速接插件分布于FPGA芯片四周。
进一步地，FPGA子板的PCB板为多层板，每相邻两个信号层之间设置一个电源与接地层；
进一步地，FPGA子板的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计。
进一步地，FPGA芯片的各I\/O端口至高速接插件相应管脚的信号线长度等长或误差小于10mil。
进一步地，FPGA芯片不同块的I\/O端口通过蛇形线走线。
进一步地，对于高速接插件的管脚，每相邻的信号线间添加一个接地线。
进一步地，存储配置芯片为非易失性的FLASH芯片。
进一步地，网表下载接口为JTAG接口。
本实用新型的优点在于：
1）FPGA子板按照高速板标准设计，充分考虑信号完整性以及进行PCB设计仿真；FPGA子板与PCB母板间通过高速接插件连接；因此该FPGA子板与PCB母板结合的应用效果与FPGA功能一体板一样，优点是性能得到保证，FPGA子板可应用于不同的项目，带来开发周期和开发成本的节省；该FPGA子板方案可适用所有的FPGA芯片。
2）FPGA子板设计充分考虑信号完整性，信号线的阻抗设计约为50欧姆；PCB布局布线完后进行PCB仿真，最高信号传输速度达Gpbs，符合高速板的设计需求。
附图说明
图1为本实用新型的结构组成示意图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
本实用新型提出一种可反复应用于高速验证的FPGA子板，如图1所示，包括一以接插方式连接于PCB母板1上的FPGA子板2；
所述FPGA子板2上设有FPGA芯片201、网表下载接口202、存储配置芯片203、高速接插件204、电源接口205；
FPGA芯片201的全部I\/O端口连接至分布于FPGA芯片201四周的高速接插件204；FPGA芯片201的电源端口连接电源接口205；FPGA芯片201的JTAG端口连接网表下载接口202；FPGA芯片201的存储端口连接存储配置芯片203；
FPGA子板2通过各高速接插件204连接至PCB母板1；
所述FPGA芯片201用于加载设计生成的网表，实现设计功能；
通过网表下载接口202将设计网表下载到非易失性的存储配置芯片203中，上电后从存储配置芯片203加载设计网表到FPGA芯片201；
所述高速接插件204用于将FPGA芯片的通过I\/O端口连接到PCB母板1；
所述电源接口205，连接至PCB母板1，实现FPGA子板2的供电；
所述PCB母板1，为实现设计项目功能的PCB板，可集成不同外围功能模块；
FPGA子板2的PCB板设计：
1）FPGA子板2的PCB板为多层板，层数为4层板-20层板之间，可根据实际FPGA芯片的I\/O端口数量进行设计多层板，每相邻两个信号层之间添加一个电源与接地层；
2）FPGA子板2的PCB板上，信号线走线阻抗按单端50欧姆，差分100欧姆设计；相邻信号线间距满足3W准则；
3）FPGA芯片201的全部I\/O端口全部引接到高速接插件上，FPGA芯片201不同块的I\/O端口通过蛇形线走线，使得各I\/O端口至高速接插件相应管脚的信号线长度等长或误差小于10mil，以满足高速通信时各信号线的同步性；蛇形线是指弯弯曲曲的走线，避免直角走线影响高速信号传输，也方便调节各I\/O端口至高速接插件相应管脚的信号线长度等长；
4）高速接插件204中分划处一个部分作为电源接口205；
5）高速接插件204的管脚定义时，每相邻的信号线间添加一个接地线；
6）FPGA芯片201外挂一片FLASH芯片，作为存储配置芯片203，用于存放FPGA设计网表，每次掉电后上电时，FPGA芯片可自行加载FLASH芯片中的设计网表，实现验证功能。
7）网表下载接口202为JTAG接口，用于在线从PC机上位机软件下载设计网表存放至非易失性存储配置芯片203。
设计图
相关信息详情
申请码:申请号:CN201920303194.0
申请日:2019-03-11
公开号:公开日:国家:CN
国家/省市:32(江苏)
授权编号:CN209821830U
授权时间:20191220
主分类号:G06F17/50
专利分类号:G06F17/50
范畴分类:40B;
申请人:中电海康无锡科技有限公司
第一申请人:中电海康无锡科技有限公司
申请人地址:214135 江苏省无锡市新吴区菱湖大道111号无锡软件园天鹅座D幢1005室
发明人:钱斌;徐琴;黄以亮
第一发明人:钱斌
当前权利人:中电海康无锡科技有限公司
代理人:殷红梅;屠志力
代理机构:32104
代理机构编号:无锡市大为专利商标事务所(普通合伙) 32104
优先权:关键词:当前状态:审核中
类型名称:外观设计