摘要：今天随着电子技术的发展，电路板设计中的信号完整性问题已成为PCB设计者必须面对的问题。信号完整性指的是什么？信号在电路中传输的质量。由于电子产品向高速、微型化的发展，导致集成电路开关速度的加快，产生了信号完整性问题。常见的问题有反弹、振铃、地弹和串扰等等。这些问题将会对电路板设计产生怎样的影响？通过理论分析探讨，找到解决它们的一些途径。传统的PCB设计是在样机中去测试问题，极大的降低了产品设计的效率。使用EDA工具分析，可以将问题在计算机中进行暴露处理，降低问题的出现，提高产品的设计效率。这里以AltiumDesigner6.0工具为例，介绍分析解决部分信号完整性问题的方法。
关键词：信号完整性AltiumDesigner6.0仿真分析
[中图分类号]O59[文献标识码]A[文章编号]1000-7326（2012）04-0125-03
20世纪初叶，科学家先后发明了真空二极管和三极管，它代表人类进入了电子技术时代。随后半导体晶体管和集成电路的出现，将电子技术推向了一个新的时期。特别是IC芯片的发展，使电子产品越来越趋向于小型化、高速化、数字化。但同时却给电子设计带来一个新的问题：体积减小导致电路的布局布线密度变大，而同时信号的频率也在迅速提高，如何处理越来越快的信号。这就是我们硬件设计中遇到的最核心问题：信号完整性。为什么我们以前在学校学习和电子制作中没有遇到呢？那是因为在模拟电路中，采用的是单频或窄频带信号，我们关心的只是电路的信噪比，没有去考虑信号波形和波形畸变；而在数字电路中，电平跳变的信号上升时间比较长，一般为几个纳秒。元件间的布线不会影响电路的信号，所以都没有去考虑信号完整性问题。但是今天，随着GHz时代的到来，很多IC的开关速度都在皮秒级别，同时由于对低功耗的追求，芯片内核电压越来越低，电子系统所能容忍的噪声余量越来越小，那么电路设计中的信号完整性问题就突现出来了。
一、信号完整性定义
信号完整性是指在信号线上的信号质量,是信号在电路中能以正确的时序和电压做出响应的能力。也就是信号能够按照时序要求定时到达，同时具有较好的信号波形。比如数字脉冲的时间和振幅一致，没有偏差和抖动，并且快速干净的跳变。所以信号完整性问题的真正起因是不断缩减的信号上升与下降时间。差的信号完整性不是由单一因素导致的，而是电路板级设计中多种因素共同引起的。主要的信号完整性问题包括反射、振铃、地弹、串扰等。
二、常见信号完整性问题
1、反射
由于信号源端和负载端阻抗不匹配（阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态），导致在传输线上阻抗不连续，引起信号在线上的反射，负载端将一部分电压反射回信号源端，造成电平的抬高，对元件产生破坏性的影响。如果负载阻抗小于源阻抗，反射电压为负；如果负载阻抗大于源阻抗，反射电压为正。同时由于信号的频率很高时，则信号的波长就很短，当波长短得跟传输线长度可以比拟时，反射信号叠加在原信号上将会改变原信号的形状。信号的反射可能会引起振铃现象，一个典型的信号振铃如图1所示。
根据前面的分析，可知如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是信号驱动端发出的信号，也可能是负载端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。
这里我们用理想传输线模型来分析与信号反射有关的重要参数。在图2中，理想传输线L被内阻为r的数字信号驱动源US驱动，传输线的特性阻抗为Z，负载阻抗为RL。
负载端阻抗与传输线阻抗不匹配会在负载端(B点)反射一部分信号回信号源端(A点)，反射电压信号的幅值由负载反射系数F1决定：
（1.1）
式中F1称为负载电压反射系数，它实际上是反射电压与入射电压之比。
由式(1.1)可见，-1≤F1≤+l，当RL=Z时，F1=O，不会发生反射。即只要根据传输线的特性阻抗进行终端匹配，就能消除反射。当RL<Z时，F1<O，处于过阻尼状态，反射波极性为负；当RL>Z时，F1>O，处于欠阻尼状态，反射波极性为正。
当从负载端反射回的电压到达信号源端时，又将再次反射回负载端，形成二次反射波，此时反射电压的幅值由信号源反射系数F2决定：
（1.2）
由上分析可知只要负载反射系数或信号源反射系数二者任一为零，则反射都将被消除。因此在传输线的端接中通常采用两种策略：负载端并行端接匹配、信号源端串行端接匹配。分析两种端接策略，各有其优缺点。不过由于并行端接的匹配网络需要与电源连接，使用较为复杂；串行端接只需要在信号源端串入一个电阻，消耗功率小而且易于实现，故而在实际工程被广泛采用。
2、串扰
当我们对电路板进行测量时，有时会发现某根信号线，本来没有输出信号，但在仪器上会显示幅度很小的规则波形，好像有信号输出。如果我们测量一下与它邻近的信号线，也会发现波形，这就是串扰现象。串扰是指当信号在传输线上传播时，相邻信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号，即能量由一条线耦合到另一条线上。我们用图3来分析，A点的驱动源为干扰源，则A—B间的线网称为干扰源网络，C—D之间的线网被称为被干扰网络，被干扰网络靠近干扰源网络的驱动端的串扰称为近端串扰，而靠近干扰源网络接收端方向的串扰称为远端串扰。串扰主要源自两相邻导体之间所形成的互感Lm和互容Cm。
根据电磁学理论，交变的电场产生交变的磁场。所以串扰最容易发生在信号跳变的过程当中，并且信号变化得越快，产生的串扰也就越大。现在随着电子产品的体积越来越小，布线空间更小或布线密度更大时，更应慎重对待信号线之间的串扰问题，因为高频信号线对与其相邻的信号线的串扰可能会导致门级的误触发，它在电路调试的过程中是很难被轻易发现并妥善解决的。因此，在布线资源允许的条件下，应尽可能地拉开线间距并减小两根或多根信号线的平行长度，这样可以有效地抑制串扰。
3、地弹
在电路板中，由于电源线和地线上存在阻抗，当数字信号进行同步切换时，会产生同步切换噪声。同时，由于芯片封装电感的存在，在电路同步切换过程中形成的大电流涌动会引起地平面的反弹噪声。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹。当元件输出端有一个状态跳变到另一个状态时，地弹现象会导致元件逻辑输入端产生毛刺。
对于任何封装的芯片，其引脚都会存在电感电容等寄生参数。而地弹正是由于引脚上的电感引起的。为此，我们用仿真软件Multisim构造一个地弹模型（如图4所示），L1就是引脚上的电感，使用开关J1来模拟状态转换，可设置为10ns，用示波器查看电感上的电压变化（如图5所示），可以清晰的发现电压的波动。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。
三、信号完整性的仿真分析
从上述对信号完整性问题的分析，可以知道今天随着电子产品向高速化、微型化的发展，电路板的设计不可避免的要遇到信号完整性问题。这里我们将传统的设计流程和现代的设计流程来进行比较，如图6所示。从图中我们可以很清楚的发现，传统的设计方法，只能在样机生产出来进行测试后，才能找到问题。而产品设计的好坏与效率只能依靠设计者的经验来把握，延迟了产品的更新速度。这从时间和成本上来说都是不合理的。随着科技的发展，纳米级的集成电路已不断涌现，高速电路的设计已成为当今电路板设计的主流。EDA工具的使用，可以让电脑帮助我们在电路板设计之中，实现产品性能的分析和改进，有效提高产品的生产效率。
我们以Altium公司的AltiumDesigner6.0为基础，介绍电路板的信号完整性分析。在对电路板进行信号完整性分析之前，需要做以下准备：
1、每个元件必须有正确的信号完整性模型。
2、电路图中必须有至少一块集成电路。
3、设定电源网络、地网络和激励源。
4、正确设置电路板的层堆栈和各层厚度。
在做好上述准备之后，还需对信号完整性规则进行设置，包括上冲、下冲、过冲、信号高低电平、延迟时间、斜率等等。然后，进行信号完整性分析。在分析结果中找到电路在阻抗和反射方面存在的问题，通过具体网络的反射情况，利用终端专家系统分析解决方案，实现阻抗匹配。我们以LED点阵显示电路为例进行说明。
在准备工作完成以后，执行工具→信号完整性分析命令，可对原理图或PCB图进行分析。在分析结果中可对具体网络进行反射分析，这里选择CCLK网络进行反射分析，通过图7可知，该网络出现了振铃现象，利用前面反射问题中传输线模型的分析，可以采取终端匹配处理。AltiumDesigner6.0提供了七种端接方案，通过比较我们选择了电源端并联电阻方式。图8是采用该端接方式后的仿真结果，振铃现象得到了明显改善。找到理想的端接方案后，即可将端接方式放置到电路图中。
除了反射分析，AltiumDesigner6.0还提供了串扰分析，但是串扰分析只能在PCB板中进行。根据前面讲述的串扰原因，可知它是由两根信号线相互耦合造成。故而在进行串扰分析时，必须选择两个网络，一个作为入侵网络（Aggressor），另一个作为被侵害网络（Victim）。这里选择CNT8和RED1两个相邻的网络进行串扰分析，其结果如图9所示。从波形图中可以看到，由于CNT8网络的干扰，使RED1网络出现严重振荡，需要采取措施减少干扰。我们采用串联电阻方式进行端接匹配，使用默认的电阻范围，选择扫描步长为10，再进行一次串扰分析，得到如图10所示结果。可以看到RED1网络的振荡得到明显改善。我们还可选择其他的端接方案，反复仿真分析，最终找到最佳的端接匹配效果。这里只是介绍其使用方法。
综合前面对信号完整性的理论分析和仿真分析，可知虽然信号完整性问题是今天电路板级设计中不可避免的问题，但是利用先进EDA工具可以有效地将问题在虚拟设计中降低，提高了设计的质量和效率。未来将有更多设计将在电脑中完成问题的解决和分析。
作者简介：张定祥（1978—），男，汉族，贵州黄平，贵州电子信息职业技术学院讲师，理学学士，研究方向：EDA技术、单片机技术（贵州省凯里市，556000）。
参考文献：
[1]赵建领．Protel电路设计与制版宝典．北京：电子工业出版社，2007．