全文摘要
一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路分别与待测设备和同步时钟设备相连，采集时钟信号线通路分别与同步时钟设备和采集设备相连；采集信号线通路分别与待测设备和采集设备相连，其中待测设备为能够输出工作时钟信号的密码电路；本实用新型通过本装置使待测设备的时钟与采集设备的时钟相位一致，从而显著提高旁路攻击过程中功耗曲线的采集质量，增强旁路攻击效果。
主设计要求
1.一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，其特征在于，包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路分别与待测设备和同步时钟设备相连，采集时钟信号线通路分别与同步时钟设备和采集设备相连；采集信号线通路分别与待测设备和采集设备相连，其中待测设备为能够输出工作时钟信号的密码电路；所述的同步时钟设备包括：用于对时钟信号缓冲的第一缓冲电路、用于对输入时钟产生多个频率的输出的倍频电路、用于多个频率的输出时钟的多路选择电路、用于对时钟信号缓冲的第二缓冲电路、用于产生输出时钟的输出电路和时钟源，其中：第一缓冲电路分别与时钟源和倍频电路相连；倍频电路分别与第一缓冲电路和多路选择电路相连；多路选择电路分别与倍频电路和第二缓冲电路相连；第二缓冲电路分别与多路选择电路和输出电路相连；输出电路与同步时钟设备引脚相连并通过引脚将时钟信号引出。
设计方案
1.一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，其特征在于，包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路分别与待测设备和同步时钟设备相连，采集时钟信号线通路分别与同步时钟设备和采集设备相连；采集信号线通路分别与待测设备和采集设备相连，其中待测设备为能够输出工作时钟信号的密码电路；
所述的同步时钟设备包括：用于对时钟信号缓冲的第一缓冲电路、用于对输入时钟产生多个频率的输出的倍频电路、用于多个频率的输出时钟的多路选择电路、用于对时钟信号缓冲的第二缓冲电路、用于产生输出时钟的输出电路和时钟源，其中：第一缓冲电路分别与时钟源和倍频电路相连；倍频电路分别与第一缓冲电路和多路选择电路相连；多路选择电路分别与倍频电路和第二缓冲电路相连；第二缓冲电路分别与多路选择电路和输出电路相连；输出电路与同步时钟设备引脚相连并通过引脚将时钟信号引出。
2.根据权利要求1所述的系统，其特征是，所述的多路选择电路包括：多路输入电路、中间寄存电路、控制信号电路以及输出电路，其中：多路输入电路与倍频电路相连并接收多个频率不同的时钟信号，控制信号电路将产生控制信号输出至中间寄存电路并选择多个频率的其中一个时钟信号传输至输出电路。
3.根据权利要求1所述的系统，其特征是，所述的第一缓冲电路中设有带有全局时钟IBUFG电路和BUFG电路的Virtex单片机；所述的第二缓冲电路中设有带有BUFG电路的Virtex单片机。
4.根据权利要求1所述的系统，其特征是，所述的工作时钟信号线通路包括：接收电路、分压电路、输出电路，其中：接收电路与待测设备相连，分压电路分别与接收电路和输出电路相连。
5.根据权利要求1所述的系统，其特征是，所述的采集时钟信号线通路包括：接收电路、分压电路、输出电路，其中：接收电路与同步时钟设备相连，分压电路分别与接收电路和输出电路相连。
6.根据权利要求1所述的系统，其特征是，所述的采集信号线通路包括：接收电路、放大电路以及输出电路，其中：接收电路与待测设备相连，放大电路分别与接收电路和输出电路相连。
设计说明书
技术领域
本实用新型涉及的是一种信息安全领域的技术，具体是一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统。
背景技术
在信息安全领域，旁路攻击(side-channel attack)方法是验证电路或者芯片安全性的一种重要手段，这是一种利用电路功耗信息对密码算法进行分析和攻击的方法。我们使用一些采集设备(如示波器)来采集曲线的功耗。目前主流的功耗曲线采集方法是直接使用采集设备内部时钟来作为旁路信号采集时钟。由于采集设备和待测设备时钟相位不一致，以上方法采集得到的功耗曲线信躁比低，旁路攻击效果一般。
实用新型内容
本实用新型针对现有技术存在的上述不足，提出一种基于FPGA的旁路攻击功耗曲线采集同步时钟系统，通过本装置使待测设备的时钟与采集设备的时钟相位一致，从而显著提高旁路攻击过程中功耗曲线的采集质量，增强旁路攻击效果。该系统包含的同步时钟设备能把待测设备的工作时钟经过倍频，作为采集设备的工作时钟。这样就可以达到设备之间时钟同步的效果。
本实用新型是通过以下技术方案实现的：
本实用新型包括：同步时钟设备、工作时钟信号线通路、采集时钟信号线通路和采集信号线通路，其中：工作时钟信号线通路与待测设备相连并接收待测设备在旁路攻击的采集阶段输出的时钟信号，经过分压处理后将时钟信号输出至同步时钟设备；采集时钟信号线通路与同步时钟设备相连并接收同步时钟设备的时钟信号，经过分压处理后输出至采集设备；采集信号线通路与待测设备相连，将运行中的待测设备的功耗信息输出至采集设备通过对时钟信号的倍频处理和同步处理，使得功耗信息实现精确同步，用于旁路攻击精确检测。
所述的待测设备采用但不限于能够输出工作时钟信号的密码电路。
所述的同步时钟设备将分压处理后的待测设备的工作时钟经过倍频处理。
所述的同步时钟设备包括：用于对时钟信号缓冲的第一缓冲电路、用于对输入时钟产生多个频率的输出的倍频电路、用于多个频率的输出时钟的多路选择电路、用于对时钟信号缓冲的第二缓冲电路、用于产生输出时钟的输出电路和时钟源，其中：第一缓冲电路与时钟源相连并接收时钟源的时钟信号，经过缓冲处理后将时钟信号输出至倍频电路；倍频电路与第一缓冲电路相连并接收缓冲后的时钟信号，经过倍频处理后生成多个频率的时钟信号并输出至多路选择电路；多路选择电路与倍频电路相连并接收多个时钟信号，经过对多个频率的时钟信号选择后生成倍频时钟信号输出至第二缓冲电路；第二缓冲电路与多路选择电路相连并接收经过选择的时钟信号，经过缓冲处理后将倍频时钟信号输出至输出电路；输出电路与同步时钟设备引脚相连并通过引脚将时钟信号引出。
所述的多路选择电路，通过硬件描述语言实现，以控制输出的时钟频率，该多路选择电路包括：多路输入电路、中间寄存电路、控制信号电路以及输出电路，其中：多路输入电路与倍频电路相连并接收多个频率不同的时钟信号，中间寄存电路存放时钟信号并等待控制信号，控制信号电路将产生控制信号输出至中间寄存电路并选择多个频率的其中一个时钟信号传输至输出电路，最后由输出电路输出给下一电路。
所述的第一缓冲电路在不改变方波信号的频率的情况下提高方波信号在FPGA芯片中的驱动能力，该缓冲电路通过带有全局时钟IBUFG电路和BUFG电路的Virtex单片机。
所述的第二缓冲电路中设有带有BUFG电路的Virtex单片机。
所述的工作时钟信号线通路包括：接收电路、分压电路、输出电路，其中：接收电路与待测设备相连，仅用于传输时钟信号；分压电路与接收电路相连并对时钟信号进行分压处理，将新的信号输出至输出电路；输出电路与分压电路相连，未经处理地将时钟信号输出。
所述的采集时钟信号线通路包括：接收电路、分压电路、输出电路，其中：接收电路与同步时钟设备相连，仅用于传输时钟信号；分压电路与接收电路相连并对时钟信号进行分压处理，将新的信号输出至输出电路；输出电路与分压电路相连，将时钟信号输出至采集设备外部时钟组件。
所述的采集信号线通路包括：接收电路、放大电路以及输出电路，其中：接收电路与待测设备相连，仅用于传输待测设备的功耗信号；放大电路与接收电路相连，将功耗信号放大，并输出至输出电路；输出电路将功耗信号进行整形与滤波处理后输出至采集设备。
所述的放大电路采用非反向闭环放大电路连接，输出电压设计图
相关信息详情
申请码:申请号:CN201920667857.7
申请日:2019-05-10
公开号:公开日:国家:CN
国家/省市:31(上海)
授权编号:CN209526729U
授权时间:20191022
主分类号:H04L 9/00
专利分类号:H04L9/00;H04L7/00
范畴分类:39B;
申请人:上海观源信息科技有限公司
第一申请人:上海观源信息科技有限公司
申请人地址:200241 上海市闵行区东川路555号4号楼303B
发明人:陆海宁;宋安;王伟嘉;王凌云
第一发明人:陆海宁
当前权利人:上海观源信息科技有限公司
代理人:王毓理;王锡麟
代理机构:31201
代理机构编号:上海交达专利事务所
优先权:关键词:当前状态:审核中
类型名称:外观设计