集成电路和电子装置论文和设计-L·特鲁费穆斯

全文摘要

本公开涉及集成电路和电子装置。一种集成电路包括：包括主电源节点的主电源级，主电源级被配置成将主电源电压递送到主电源节点；包括次电源节点的次电源级，次电源级被配置成将次电源电压递送到次电源节点；电源切换电路；预充电电路，经由电源切换电路可控地耦合到次电源节点；以及易失性存储器电路，经由电源切换电路可控地耦合到主电源节点和次电源节点，其中切换电路被配置成将易失性存储器电路的电源在主电源模式中连接到主电源节点、或者在次电源模式中连接到次电源节点。本实用新型的实施例能够限制或甚至防止在电源模式转变期间的电压降，并且优化集成电路在次电源模式中的功耗。

主设计要求

1.一种集成电路，其特征在于，包括：主电源级，包括主电源节点，所述主电源级被配置成将主电源电压递送到所述主电源节点；次电源级，包括次电源节点，所述次电源级被配置成将次电源电压递送到所述次电源节点；电源切换电路；预充电电路，经由所述电源切换电路而可控地耦合到所述次电源节点；以及易失性存储器电路，经由所述电源切换电路而可控地耦合到所述主电源节点和所述次电源节点，其中所述电源切换电路被配置成将所述易失性存储器电路的电源在主电源模式中连接到所述主电源节点、或者在次电源模式中连接到所述次电源节点，所述次电源级被配置成在所述主电源模式期间向所述次电源节点供应所述次电源电压。

设计方案

1.一种集成电路，其特征在于，包括：

主电源级，包括主电源节点，所述主电源级被配置成将主电源电压递送到所述主电源节点；

次电源级，包括次电源节点，所述次电源级被配置成将次电源电压递送到所述次电源节点；

电源切换电路；

预充电电路，经由所述电源切换电路而可控地耦合到所述次电源节点；以及

易失性存储器电路，经由所述电源切换电路而可控地耦合到所述主电源节点和所述次电源节点，其中所述电源切换电路被配置成将所述易失性存储器电路的电源在主电源模式中连接到所述主电源节点、或者在次电源模式中连接到所述次电源节点，所述次电源级被配置成在所述主电源模式期间向所述次电源节点供应所述次电源电压。

2.根据权利要求1所述的集成电路，其特征在于，所述预充电电路包括复制电路，所述复制电路具有与所述易失性存储器电路的至少一部分相同的配置，所述复制电路被配置成生成复制电流，其中所述预充电电路被配置成在所述主电源模式中从所述复制电流生成预充电电流并且将所述预充电电流传递到所述次电源节点，所述预充电电流表示在所述次电源模式中由所述易失性存储器电路传递的电流。

3.根据权利要求2所述的集成电路，其特征在于，所述预充电电路还包括电流放大电路，所述电流放大电路被配置成放大所述复制电流以产生放大的电流，并且其中所述预充电电流包括所述复制电流和所述放大的电流的总和。

4.根据权利要求2所述的集成电路，其特征在于，所述易失性存储器电路包括包含存储器单元的存储器平面，其中所述复制电路包括另外的存储器单元，所述另外的存储器单元是所述存储器平面的所述存储器单元的双生。

5.根据权利要求2所述的集成电路，其特征在于，所述易失性存储器电路包括访问和控制元件，其中所述复制电路包括另外的访问和控制元件，所述另外的访问和控制元件是所述易失性存储器电路的所述访问和控制元件的双生。

6.根据权利要求3所述的集成电路，其特征在于，所述电流放大电路包括至少一个电流镜，所述至少一个电流镜包括连接在所述次电源节点和所述复制电路之间的输入晶体管，所述至少一个电流镜被配置成用指示所述输入晶体管的导电端子之间的电位差的增益来放大所述复制电流。

7.根据权利要求1所述的集成电路，其特征在于，所述易失性存储器电路被配置成以高于用于数据保持的最小电压的电源电压来保持数据，并且其中所述次电源级被配置成递送次电源电压，所述次电源电压具有在所述用于数据保持的所述最小电压的1.0倍和1.15倍之间的范围内的值。

8.根据权利要求1所述的集成电路，其特征在于，所述主电源级包括：

主电压端子，被配置成接收主电压；以及

主调节器，被配置成从所述主电压生成所述主电源电压。

9.根据权利要求8所述的集成电路，其特征在于，所述次电源级包括：

次电压端子，被配置成接收次电压；以及

次调节器，被配置成从所述次电压生成所述次电源电压。

10.根据权利要求9所述的集成电路，其特征在于，所述电源切换电路包括：

第一可控开关，耦合在所述次调节器的输入端子和所述主电压端子之间；

第二可控开关，耦合在所述次调节器的所述输入端子和所述次电压端子之间；

第三可控开关，耦合在所述易失性存储器电路和所述主电源节点之间；

第四可控开关，耦合在所述易失性存储器电路和所述次电源节点之间；以及

第五可控开关，耦合在所述次电源节点和所述预充电电路之间。

11.根据权利要求10所述的集成电路，其特征在于，所述第二可控开关和所述第四可控开关被配置成在所述主电源模式期间断开，并且其中所述第一可控开关、所述第三可控开关和所述第五可控开关被配置成在所述主电源模式期间闭合。

12.根据权利要求10所述的集成电路，其特征在于，所述第二可控开关和所述第四可控开关被配置成在所述次电源模式期间闭合，并且其中所述第一可控开关、所述第三可控开关和所述第五可控开关被配置成在所述次电源模式期间断开。

13.根据权利要求1所述的集成电路，其特征在于，还包括处理器或控制器。

14.一种电子装置，包括集成电路，其特征在于，所述集成电路包括：

主电源级，包括主电源节点，所述主电源级被配置成将主电源电压递送到所述主电源节点；

次电源级，包括次电源节点，所述次电源级被配置成将次电源电压递送到所述次电源节点；

电源切换电路；

预充电电路，经由所述电源切换电路而可控地耦合到所述次电源节点；以及

15.根据权利要求14所述的电子装置，其特征在于，所述电子装置包括移动电话或个人计算机。

16.根据权利要求14所述的电子装置，其特征在于，所述预充电电路包括复制电路，所述复制电路具有与所述易失性存储器电路的至少一部分相同的配置，所述复制电路被配置成生成复制电流，其中所述预充电电路被配置成在所述主电源模式中从所述复制电流生成预充电电流并且将所述预充电电流传递到所述次电源节点，所述预充电电流表示在所述次电源模式中由所述易失性存储器电路传递的电流。

设计说明书

技术领域

实施例和实现涉及集成电路，并且在具体的示例中涉及包括对集成电路电源预充电的集成电路。

背景技术

包括易失性存储器的集成电路(例如微控制器的集成电路)通常配备有主电源和次电源。

在集成电路的主操作模式中使用主电源，并且在例如待机操作模式或备用操作模式的次操作模式中使用次电源，在主电源意外中断的情况下切换到次电源。

在易失性存储器中，主操作模式例如对应于其中写入和读取数据的操作被执行的操作模式，而次操作模式旨在防止数据从易失性存储器的至少一部分的丢失。

无论次操作模式是待机模式还是备用模式，次操作模式通常旨在节省电力。

因此，期望最小化在所谓的次操作模式中的功耗。

另外，由于集成电路的所谓的电流消耗，即在转变的时刻突然从次电源汲取，电源电压在从主电源模式到次电源模式的转变期间下降。在易失性存储器的示例中，电流消耗可能是由于存储器的组件的泄漏电流。

诸如被设计成传递预充电电阻器电流的电阻器、或基于多个晶体管并且被设计成传递给定的预充电电流的电路之类的常规预充电设备旨在通过在模式转变之前将电流传递通过次电源来准备次电源。

在影响其制造过程中的一些或全部的意外事件方面、以及在关于温度的行为方面和关于电源电压的实际水平的行为方面，这些设备通常不全部相同。

然而，如果预充电电流低于电流消耗，则在电源上产生瞬态电压降，这对于数据的保持是有问题的。

相反，如果预充电电流高于电流消耗，则在电源上产生瞬态过电压，这对集成电路的组件上的应力是有问题的。

因此，期望优化用于对集成电路的次电源预充电的设备，尤其是为了降低功耗，特别是次电源模式的功耗。

实用新型内容

为解决上述问题，本实用新型提供了集成电路和电子装置。

根据一方面，提出了一种集成电路，该电路包括旨在将主电源电压递送到主电源节点的主电源级、旨在将次电源电压递送到次电源节点的次电源级、电源切换电路、预充电电路和易失性存储器电路，切换电路被配置成将存储器电路的电源在主电源模式中连接到主电源节点、或者在次电源模式中连接到次电源节点，次电源级被配置成在主电源模式期间向次电源节点供应次电源电压，其中预充电电路包括复制电路，复制电路具有与存储器电路的至少一部分相同的配置并且旨在传递复制电流，预充电电路被配置成在主电源模式中从复制电流生成表示在次电源模式中由存储器电路传递的电流的预充电电流、并且使预充电电流传递到次电源节点。

包括复制电路的这种预充电电路允许准确地再现在次电源模式中由存储器电路传递的电流的预充电电流被生成。这特别地允许次电源级上的瞬态电压降和瞬态过电压被限制或甚至被消除，并且因此允许次电源电压的值减小。

根据一个实施例，预充电电路包括电流放大电路，该电流放大电路被配置成将由复制电路传递的复制电流放大为放大的电流，并且预充电电路被配置成传递包括复制电流和放大的电流的总和的预充电电流。

这特别地允许限制复制电路的体积，同时仅非常轻微地降低预充电电路的精度。

根据其中存储器电路包括包含存储器单元的存储器平面的一个实施例，复制电路包括是存储器平面的存储器单元的双生的存储器单元。“双生的存储器单元”意指复制电路的存储器单元在制造工艺、组件类型、取向、环境和配置方面与存储器平面的那些存储器单元相同。可能存在的唯一区别是由于可能分离存储器单元的距离。

根据其中存储器电路包括访问和控制元件的一个实施例，复制电路包括是存储器电路的访问和控制元件的双生的访问和控制元件。

根据一个实施例，电流放大电路包括至少一个电流镜，至少一个电流镜包括连接在次电源节点和复制电路之间的输入晶体管，并且电流放大电路被配置成用反映输入晶体管的导电端子之间的电位差的增益来放大复制电流。

根据其中易失性存储器电路被配置成以高于用于数据保持的最小电压的电源电压来保持存储器中的数据的一个实施例，次电源级旨在递送具有被包括在用于数据保持的最小电压的值的1.0倍和1.15倍之间的值的次电源电压。

具体地，由于预充电电路防止电源模式转变时的电压降，因此次电源电压可以降低到用于数保持据的最小值，而没有丢失存储在存储器中的数据的风险。

例如，集成电路包含诸如处理器或控制器的计算单元。

还提出了一种包括如上所限定的集成电路的电子装置，诸如移动电话或个人计算机。

换言之，所提出的实施例和实现允许极大地限制或甚至防止在电源模式转变期间的电压降，并且允许优化集成电路在次电源模式中的消耗。具体地，次电源模式因此可以经由次电源电压的最小化而具有非常低的功耗(与主电源模式相比)，同时保证存储器中的数据的保持。另外，所提出的实施例和实现允许增加可以由给定的次电压源供电的存储器的大小。

附图说明

通过研究完全非限制性的实施例和实现以及附图的详细描述，本实用新型的其他优点和特征将变得显而易见，在附图中：

图1至图6示意性地图示了本实用新型的各种实施例和实现。

具体实施方式

实施例和实现涉及集成电路，例如微控制器的集成电路，并且特别涉及具有次电源模式和与其相关的预充电设备的集成电路。

图1和图2示出了包括易失性存储器电路RAM的集成电路CI的一个示例，该易失性存储器电路RAM能够在主电源模式MAlmP或次电源模式MAlmS中操作。

图1图示了在主电源模式MAlmP中的集成电路CI。

图2图示了在次电源模式MAlmS中的集成电路CI。

例如，主电源模式对应于强电源，即，例如通过插入市电中或从高电荷的电池获得的电源。次电源模式例如对应于其功率将被维持的源，例如在寻求限制功耗的待机配置中，或者在由专用电池供应功率的备用电源配置中。

由图2图示的集成电路CI处于备用电源类型的次电源模式中。

在易失性存储器RAM的情况下，主配置允许写入和读取数据的操作被执行，而次配置防止保持在易失性存储器RAM的至少一部分中的数据的丢失。

集成电路CI包括旨在将主电源电压VregP递送到主电源节点NP的主电源级AlmP、以及旨在将次电源电压VregS递送到次电源节点NS的次电源级AlmS。

在该示例中，主电源级AlmP包括主调节器RegP，主调节器RegP的输入连接到主电压端子SCT，主电压端子SCT递送例如从市电电源或从充电的电池获得的主电压。主调节器RegP包括形成主电源节点NP的输出，并且被配置成以对于易失性存储器RAM的主配置最佳的方式将其上的电压调节到主电源电压VregP。

在该示例中，次电源级AlmS包括次调节器RegS，次调节器RegS的输入能够连接到主电压端子SCT或者连接到递送次电压的次电压端子BAT。例如从针对其寻求最小化消耗的电池或电源获得次电压。次调节器RegS包括形成次电源节点NS的输出，并且被配置成以对于易失性存储器RAM的次配置最佳的方式将其上的电压调节到次电源电压VregS。

电源切换电路被配置成在主电源模式MAlmP中将易失性存储器电路RAM的电源VddRAM连接到主电源节点NP，或者在次电源模式MAlmS中将易失性存储器电路RAM的电源VddRAM连接到次电源节点NS。

在某些实施例中，电源端子VddRAM可以是专用于存储器电路RAM的核(MEM)的电源，此外还有存储器电路的例如专用于外围元件的其他电源。

在该示例中，电源切换电路包括五个开关SWi(其中i{1；2；3；4；5})和被配置成控制开关SWi的控制电路CMD。对开关SWi的控制允许将电路置于主电源模式MAlmP中以便将主电源电压VregP递送到易失性存储器RAM，或者置于次电源模式MAlmS中以便将次电源电压VregS递送到易失性存储器RAM。

在该示例中，第一开关SW1允许次调节器RegS的输入连接到主电压端子SCT或从主电压端子SCT断开；第二开关SW2允许次调节器RegS的输入连接到次电压端子BAT或从次电压端子BAT断开；第三开关SW3允许主调节器RegP的输出NP连接到易失性存储器电路RAM的电源VddRAM或从易失性存储器电路RAM的电源VddRAM断开；第四开关SW4允许次调节器RegS的输出NS连接到易失性存储器电路RAM的电源VddRAM或从易失性存储器电路RAM的电源VddRAM断开；第五开关SW5允许次调节器RegS的输出NS连接到预充电电路CPrch或从预充电电路CPrch断开。

在该示例中，控制电路CMD通过控制第一开关SW1、第三开关SW3和第五开关SW5的闭合、并且通过控制第二开关SW2和第四开关SW4的断开来将集成电路CI置于主电源模式MAlmP中。

因此，在主电源模式MAlmP中，主调节器RegP将主电源电压VregP递送到易失性存储器电路RAM，从而允许例如读取和写入操作在其中被执行。次调节器RegS在主电源模式MalmP期间从主电压(SCT)生成在次电源节点NS上的次电源电压VregS，并且预充电电路CPrch连接到次电源节点NS。

换言之，次电源级AlmS被配置成在主电源模式MAlmP期间向次电源节点NS供应次电源电压VregS。

预充电电路CPrch包括复制电路RAM-R，其具有与存储器电路RAM的至少一部分相同的配置并且旨在传递复制电流IRAMR。预充电电路CPrch被配置成在主电源模式MAlmP中从复制电流IRAMR生成表示在次电源模式MAlmS中由存储器电路RAM传递的电流IS的预充电电流Iprch，并且使预充电电流Iprch传递到次电源节点NS。

与之相比，控制电路CMD通过控制第一开关SW1、第三开关SW3和第五开关SW5的断开、并且通过控制第二开关SW2和第四开关SW4的闭合，将集成电路置于次电源模式MAlmS中。

在该示例中，诸如由图2图示的次电源模式MAlmS对应于所谓的备用电源。

然而，特别是在微控制器或微处理器中，存在被称为待机的另一次模式。在根据该示例的待机次电源模式中，控制电路CMD控制第二开关SW2、第三开关SW3和第五开关SW5的断开，并且控制第一开关SW1和第四开关SW4的闭合。因此，次调节器RegS由主电压端子SCT供电。主调节器RegP在待机次模式中被关断。

在两种情况下，在次电源模式MAlmS中，次调节器RegS将次电源电压VregS递送到易失性存储器电路RAM，例如从而允许防止数据从存储器的丢失。用于数据保持的最小电压(低于该电压，数据从存储器中丢失)例如等于0.7V。

此处，次调节器从次电压(BAT)生成次电源电压VregS，并且预充电电路CPrch从次电源节点NS断开。

例如，主电压(SCT)为3.3V，或者被包括在1.6V和3.6V之间的范围内，并且主电源电压VregP被调节为1.2V。例如，次电压(BAT)是3.3V，或者被包括在1.2V和3.6V之间的范围内，并且次电源电压VregS至少被调节到0.7V，并且优选地被调节到高于但接近于用于易失性存储器RAM的数据保持的最小电压的值，例如被包括在用于数据保持的最小电压的1.0和1.15倍之间的范围内的电压。

在主电源模式MAlmP中，当易失性存储器电路RAM经由其电源VddRAM接收由主调节器RegP生成并递送到主电源节点NP的主电源电压VregP时，存储器电路RAM消耗不可忽略的电流IP，其因此从主电源节点NP被“汲取”。

同样地，在次电源模式MAlmS中，经由其电源VddRAM接收次电源电压VregS，存储器电路RAM消耗不可忽略的电流IS，其因此从次电源节点NS被“汲取”。

具体地，存储器电路RAM包括配备有诸如由图3所示的存储器单元Cel的存储器平面MEM。存储器电路RAM还包括控制和访问元件，从而允许常规上访问存储器单元Cel，以便特别是允许写入和读取操作被执行。

图3示出了易失性存储器电路RAM的存储器单元Cel的常规示例。

存储器单元Cel包括输入Wd、输入\/输出类型的两个端子BLa和BLb、两个反相器INV和由信号Wd控制的两个存取晶体管。

两个反相器INV背对背连接，一个的输出连接到另一个的输入，并且它们一方面由电源电压VddRAM供电，并且另一方面连接到地gnda。它们允许数据被存储。

输入Wd控制两个存取晶体管，两个存取晶体管的开关允许存储在两个反相器INV中的数据被访问或不被访问。端子BLa和BLb分别对应于数据和反相的数据。当输入Wd升高到高电压值时，存取晶体管接通，并且BLa和BLb上的数据可以在读取模式中被读取，或者在写入模式中被写入。当输入Wd降低到低电压值时，存取晶体管关断，并且预先存在于BLa和BLb上的数据保持存储在两个反相器INV的环路中。

上述电源电压VddRAM在主电源模式MAlmP中对应于主电源电压VregP，并且在次电源模式MAlmS中对应于次电源电压VregS。

尽管有利地以专用于限制电流泄漏的技术来产生，但是包含在反相器INV中的晶体管和由信号Wd控制的存取晶体管也轻微地泄漏。

现在，由于易失性存储器电路RAM包括许多存储器单元Cel(例如4096个)，所以轻微电流泄漏的总和在整个存储器电路RAM的尺度上变得不可忽略。

因此，在从主电源模式MAlmP到次电源模式MAlmS的转变期间，当汲取泄漏电流IP的存储器电路RAM切换到次电源节点NS时，由于泄漏电流，次电源电压VregS的水平可能下降，这会突然指向次电源NS。

然而，在主电源模式MAlmP中的预充电阶段期间，通过预充电电路CPrch将调节器RegS预充电到次电源节点NS上存在的电源电压VregS。

可以回想起，在预充电阶段中，使复制电流IRAMR传递通过复制电路RAM-R，复制电路RAM-R连接到次电源节点NS并且具有与存储器电路RAM的至少一部分相同的配置，然后从复制电流IRAMR生成表示在次电源模式MAlmS中由存储器电路RAM传递的电流IS的预充电电流Iprch，并且使预充电电流Iprch传递到次电源节点NS。

换言之，在预充电阶段期间，表示由存储器电路RAM传递的电流IS的预充电电流Iprch被汲取到次电源节点NS。因此，以向次电源节点NS的切换为目的，准备好生成次电源电压VregS的次调节器RegS。

具体地，预充电电路CPrch生成预充电电流Iprch，其准确地再现在次电源模式MAlmS中由存储器电路RAM传递的电流IS。因此，从主电源模式MAlmP到次电源模式MAlmS的转变对次电源节点NS具有非常小的影响或完全没有影响。

换言之，包括具有与存储器电路RAM的至少一部分相同的配置的复制电路RAM-R的预充电电路CPrch允许能够承受电源模式的突然转变而不经历将被生成的其水平的下降的次电源电压VregS。

由于没有经历转变上的下降，因此次电源电压VregS的值可以减小到可接受地防止数据丢失的最小值，例如，从用于存储器RAM的数据保持的最小电压的值的1.0倍到1.15倍。

另外，对于次电源电压的给定源AlmS，存储器RAM的大小可以由于预充电电路CPrch的效果而增加。

图4示出了预充电电路CPrch的一个示例实施例。

预充电电路CPrch包括复制电路RAM-R和电流放大电路CAmp。

复制电路RAM-R具有与易失性存储器电路(RAM)的至少一部分相同的配置，并且在该示例中，复制电路RAM-R对应于易失性存储器电路(RAM)的存储器平面(MEM)的部分。

因此，复制电路RAM-R包括是存储器平面(MEM)的存储器单元的双生的存储器单元Cel，即它们具有相同的设计、在相同的制作步骤中产生、具有相同的空间取向、在相同的环境中并具有相同的配置。

因此，在影响其制造过程的一些或全部的意外事件方面、以及在关于温度的行为和关于电源电压的实际水平的行为方面，复制电路RAM-R的存储器单元Cel和存储器平面(MEM)的存储器单元Cel具有非常小的相对变化。这通过预充电电流相对于在次电源模式中由存储器电路实际汲取的电流的同样小的相对变化来反映。

复制电路RAM-R还可以包括是存储器电路(RAM)的控制和访问元件的双生的控制和访问元件。

因此，复制电路RAM-R被配置成传递复制电流IRAMR，其精确地再现在次电源模式中由易失性存储器电路(RAM)传递的电流(IS)的部分，特别是相对于例如由于集成电路(CI)的使用状况的、电流(IS)上的变化。

电流放大电路CAmp被配置成将由复制电路RAM-R传递的复制电流IRAMR放大成以增益K放大的电流，即KIRAMR。

在预充电电路CPrch中，预充电电流Iprch包括复制电流IRAMR和放大的电流KIRAMR之和。

在该示例中，电流放大电路CAmp包括并联的一系列k个基本放大器Ki(其中i[1；k])，各自以相应的增益Ki来放大复制的电流，由第一基本放大器K1复制的电流是复制电流IRAMR，并且由其他基本放大器Ki>1复制的电流是由在前的基本放大器Ki-1(i>1)放大的电流。

因此，电流放大电路CAmp的增益K可以写为

因此，相应的增益Ki可以被确定大小，使得增益K导致生成预充电电流I_{prch<\/sub>＝I_{RAMR<\/sub>+KI_{RAMR<\/sub>，其非常精确地表示通过由次电源电压VregS供电的易失性存储器电路(RAM)而传递的电流(IS)。}}}

在该示例中，预充电电路CPrch因此被配置成在次电源节点NS的预充电期间生成表示在次电源模式MAlmS中由存储器电路RAM传递的电流IS的预充电电流Iprch。

图5示出了与上面参考图4描述的类型相同的预充电电路CPrch的一个示例。

在该示例中，电流放大电路CAmp包括分别包括电流镜的两个基本放大器P1-P2、N2-N3。

每个电流镜包括二极管连接的输入晶体管P1、N2和由相应的输入晶体管的栅极\/源极电压控制的输出晶体管P2、N3。

通过并联连接N个基本PMOS晶体管以形成输入晶体管P1、以及并联连接K_{1<\/sub>×N个基本PMOS晶体管以形成输出晶体管P2来获得第一基本放大器P1-P2的增益K_{1<\/sub>。同样地，通过并联连接M个基本NMOS晶体管以形成输入晶体管N2、以及并联连接K_{2<\/sub>×M个基本NMOS晶体管以形成输出晶体管N3来获得第二基本放大器N2-M3的增益K_2<\/sub>。}}}

输入晶体管P1连接在次电源节点NS(经由第五开关(SW5)，其在主电源模式中闭合，诸如上面参考图1和图2所描述的)和复制电路RAM-R之间。

因此，输入晶体管P1的存在于晶体管P1的导电端子之间的阈值电压VthP(因为它是二极管连接的)减小与实际施加到复制电路RAM-R的次电源电压VregS(vddma)一样。

因此，放大电路CAmp有利地被配置成用考虑了输入晶体管P1的导电端子之间的电位差VthP的增益K来放大复制电流IRAMR。

具体地，在该示例中，基本放大器P1-P2、N2-N3的相应的增益K_{1<\/sub>、K_{2<\/sub>被确定大小以在放大的电流KI_{RAMR<\/sub>(K＝K_{1<\/sub>+K_{1<\/sub>K_{2<\/sub>)中补偿在vddma＝VregS-VthP时由复制电路RAM-R传递的电流IRAMR与在vddma＝VregS时由复制电路RAM-R传递的电流IRAMR之间的差。}}}}}}

此外，产生输入晶体管P1以便最小化其阈值电压VthP的值。例如，VthP＝200mV。

图6示出了包括集成电路CI并且还包含诸如处理器或控制器的计算单元CU的电子装置APP，电子装置APP诸如移动电话、个人计算机或任何其他已知的装置，集成电路CI包括能够诸如上面参考图1至图5描述的那样在主电源模式或次电源模式中操作的易失性存储器电路RAM。

集成电路CI、存储器RAM和计算单元CU例如产生在形成装置APP所配备的微控制器或微处理器器件MC相同的半导体衬底上。

此外，本实用新型不限于这些实施例，而是包括这些实施例的各种和每个变型。例如，以示例的方式给出参考图4和图5描述的电流放大电路的结构，并且可以在不脱离本实用新型的范围的情况下，使用具有类似功能的其他结构。

设计图

集成电路和电子装置论文和设计

集成电路和电子装置论文和设计-L·特鲁费穆斯

全文摘要

主设计要求

设计方案

设计说明书

设计图

相关信息详情

猜你喜欢