智能采集器论文和设计-宋勇华

全文摘要

本实用新型公开了智能采集器,包括电源转换模块、高速DI采集模块、ADC采集模块、通讯模块和主控模块,所述电源转换模块用于将220V市电转换为3.3V直流电给高速DI采集模块、ADC采集模块、通讯模块和主控模块供电,通讯模块、高速DI采集模块和ADC采集模块均与主控模块连接,所述高速DI采集模块用于采集第一电压范围的电压信号,并转换为3.3V的高低电平输出至主控模块,所述ADC采集模块用于第二电压范围的电压信号并转换为PWM信号输出至主控模块。本实用新型可以对工业设备上的多种信号进行快速准确采集,进行数据处理;在每次数据处理前部需要灌入程序,将调试时间大大缩小,采集器消耗低。

主设计要求

1.一种智能采集器,其特征在于,包括电源转换模块、高速DI采集模块、ADC采集模块、通讯模块和主控模块,所述电源转换模块用于将220V市电转换为3.3V直流电给高速DI采集模块、ADC采集模块、通讯模块和主控模块供电,通讯模块、高速DI采集模块和ADC采集模块均与主控模块连接,所述高速DI采集模块用于采集第一电压范围的电压信号,并转换为3.3V的高低电平输出至主控模块,所述ADC采集模块用于第二电压范围的电压信号并转换为PWM信号输出至主控模块。

设计方案

1.一种智能采集器,其特征在于,包括电源转换模块、高速DI采集模块、ADC采集模块、通讯模块和主控模块,所述电源转换模块用于将220V市电转换为3.3V直流电给高速DI采集模块、ADC采集模块、通讯模块和主控模块供电,通讯模块、高速DI采集模块和ADC采集模块均与主控模块连接,所述高速DI采集模块用于采集第一电压范围的电压信号,并转换为3.3V的高低电平输出至主控模块,所述ADC采集模块用于第二电压范围的电压信号并转换为PWM信号输出至主控模块。

2.如权利要求1所述的智能采集器,其特征在于,所述主控模块包括型号为STM32F103RX_64的中央处理器。

3.如权利要求2所述的智能采集器,其特征在于,所述高速DI采集模块包括多组DI采集电路,每一组所述DI采集电路包括第一保险丝、第一二极管、第一瞬态二极管、第一电阻、第二电阻、第三电阻、第四电阻和光耦隔离器;所述第一保险丝的一端连接一接线端子的正极,第一保险丝的另一端连接第一二极管的正极,第一二极管的负极通过第一电阻连接至光耦隔离器的第一输入端,接线端子的负极通过第二电阻连接至光耦隔离器的第二输入端,瞬态抑制二极管的两端并联在第一二极管的负极与接线端子的负极之间,瞬态抑制二极管的第一输出端连接电源转换模块的输出端,瞬态抑制二极管的第二输出端通过第三电阻连接中央处理器;第四电阻的一端连接在第三电阻与瞬态抑制二极管的第二输出端之间,另一端接地。

4.如权利要求3所述的智能采集器,其特征在于,所述DI采集电路为四组。

5.如权利要求3所述的智能采集器,其特征在于,所述ADC采集模块包括电压调节电路和若干组ADC采集电路,所述电压调节电路用于将来自电源转换模块的电压转换为第一直流电和第二直流电,所述ADC采集电路包括第二保险丝,第五电阻、第六电阻、第七电阻、第二瞬态二极管、运算放大器、第一电容、第二二极管和第三二极管,所述第二保险丝的一端连接接线端子,第二保险丝的另一端、第五电阻的一端和瞬态二极管的一端均与运算放大器的第一同相输入端连接;第五电阻的另一端连接第一直流电;第一电容的一端连接运算放大器的第一同相输入端,另一端接地;第二二极管的正极和第三二极管的负极均与第一电容的一端连接,第二二极管的负极连接第二直流电,第三二极管的正极接地;运算放大器的第一反相输入端连接运算放大器的第一输出端,运算放大器的第一输出端通过第六电阻连接运算放大器的第二同相输入端,运算放大器的第二反相输入端连接运算放大器的第二输出端,运算放大器的第二输出端连接中央处理器;第七电阻的一端连接运算放大器的同相输入端,另一端接地。

6.如权利要求5所述的智能采集器,其特征在于,所述ADC采集电路为8组。

7.如权利要求5所述的智能采集器,其特征在于,所述通讯模块包括以太网通讯模块和232\/485通讯模块。

8.如权利要求7所述的智能采集器,其特征在于,还包括LED反馈模块,所述LED反馈模块包括第一LED电路和若干组第二LED电路,第一LED电路包括三极管、第八电阻、第九电阻和第一发光二极管;三极管的发射极连接电源转换模块的输出端,基极通过第八电阻连接中央处理器,集电极通过第九电阻连接第一发光二极管的正极,第一发光二极管的负极接地;每一组第二LED电阻均包括第二发光二极管、第十电阻,第十电阻的一端连接电源转换模块的输出端,第十电阻的另一端连接第二发光二极管的正极,第二发光二极管的负极连接中央处理器。

9.如权利要求8所述的智能采集器,其特征在于,还包括RTC模块,所述RTC模块包括型号为PCF8563的时钟芯片,该时钟芯片的串行时钟引脚和串行数据引线均与中央处理器连接。

10.如权利要求9所述的智能采集器,其特征在于,还包括存储模块,所述存储模块包括型号为AT24C1024的存储芯片,所述存储芯片与中央处理器连接。

设计说明书

技术领域

本实用新型涉及数据采集技术领域,尤其涉及智能采集器。

背景技术

随着经济的发展,制造业的开始使用上管理软件。在制造业当中具有许多未淘汰设备,而设备上不具备数据通讯功能。出现了设备不能采集相关应用数据,造成数据的闭塞,无法全方面监控全部的设备。

目前市面上具有多种采集器,通常使用采集电路读取设备的硬件信号(电平信号、模拟信号、脉冲信号等),将所有的硬件信号进行数据处理,转换成为想要的业务数据。采集器的核心处理过程是基于Programmable Logic Controller系统来进行处理,该运行时按存储程序的内容逐条执行,以完成工艺流程要求的操作。采集器的CPU内有指示程序步存储地址的程序计数器,在程序运行过程中,每执行一步该计数器自动加1,程序从起始步(步序号为零)起依次执行到最终步(通常为END指令),然后再返回起始步循环运算。使用该系统进行对不同的情况,程序要从新进行编写并写入采集器当中。

现有的采集器主要具有以下缺点:1、数据处理麻烦,2、较高的电力消耗,3、难以推广于市场,4、调试花费大量的时间。

实用新型内容

为了克服现有技术的不足,本实用新型的目的在于提供智能采集器,其能解决现有技术的问题。

本实用新型的目的采用以下技术方案实现:

一种智能采集器,包括电源转换模块、高速DI采集模块、ADC 采集模块、通讯模块和主控模块,所述电源转换模块用于将220V市电转换为3.3V直流电给高速DI采集模块、ADC采集模块、通讯模块和主控模块供电,通讯模块、高速DI采集模块和ADC采集模块均与主控模块连接,所述高速DI采集模块用于采集第一电压范围的电压信号,并转换为3.3V的高低电平输出至主控模块,所述ADC采集模块用于第二电压范围的电压信号并转换为PWM信号输出至主控模块。

优选的,所述主控模块包括型号为STM32F103RX_64的中央处理器。

优选的,所述高速DI采集模块包括多组DI采集电路,每一组所述DI采集电路包括第一保险丝、第一二极管、第一瞬态二极管、第一电阻、第二电阻、第三电阻、第四电阻和光耦隔离器;所述第一保险丝的一端连接一接线端子的正极,第一保险丝的另一端连接第一二极管的正极,第一二极管的负极通过第一电阻连接至光耦隔离器的第一输入端,接线端子的负极通过第二电阻连接至光耦隔离器的第二输入端,瞬态抑制二极管的两端并联在第一二极管的负极与接线端子的负极之间,瞬态抑制二极管的第一输出端连接电源转换模块的输出端,瞬态抑制二极管的第二输出端通过第三电阻连接中央处理器;第四电阻的一端连接在第三电阻与瞬态抑制二极管的第二输出端之间,另一端接地。

优选的,所述DI采集电路为四组。

优选的,所述ADC采集模块包括电压调节电路和若干组ADC 采集电路,所述电压调节电路用于将来自电源转换模块的电压转换为第一直流电和第二直流电,所述ADC采集电路包括第二保险丝,第五电阻、第六电阻、第七电阻、第二瞬态二极管、运算放大器、第一电容、第二二极管和第三二极管,所述第二保险丝的一端连接接线端子,第二保险丝的另一端、第五电阻的一端和瞬态二极管的一端均与运算放大器的第一同相输入端连接;第五电阻的另一端连接第一直流电;第一电容的一端连接运算放大器的第一同相输入端,另一端接地;第二二极管的正极和第三二极管的负极均与第一电容的一端连接,第二二极管的负极连接第二直流电,第三二极管的正极接地;运算放大器的第一反相输入端连接运算放大器的第一输出端,运算放大器的第一输出端通过第六电阻连接运算放大器的第二同相输入端,运算放大器的第二反相输入端连接运算放大器的第二输出端,运算放大器的第二输出端连接中央处理器;第七电阻的一端连接运算放大器的同相输入端,另一端接地。

优选的,所述ADC采集电路为8组。

优选的,所述通讯模块包括以太网通讯模块和232\/485通讯模块。

优选的,还包括LED反馈模块,所述LED反馈模块包括第一 LED电路和若干组第二LED电路,第一LED电路包括三极管、第八电阻、第九电阻和第一发光二极管;三极管的发射极连接电源转换模块的输出端,基极通过第八电阻连接中央处理器,集电极通过第九电阻连接第一发光二极管的正极,第一发光二极管的负极接地;每一组第二LED电阻均包括第二发光二极管、第十电阻,第十电阻的一端连接电源转换模块的输出端,第十电阻的另一端连接第二发光二极管的正极,第二发光二极管的负极连接中央处理器。

优选的,还包括RTC模块,所述RTC模块包括型号为PCF8563 的时钟芯片,该时钟芯片的串行时钟引脚和串行数据引线均与中央处理器连接。

优选的,还包括存储模块,所述存储模块包括型号为AT24C1024 的存储芯片,所述存储芯片与中央处理器连接。

相比现有技术,本实用新型的有益效果在于:

本实用新型可以对工业设备上的多种信号进行快速准确采集,进行数据处理;在每次数据处理前部需要灌入程序,将调试时间大大缩小,采集器消耗低。

附图说明

图1为本实用新型的电源转换模块的电路结构图;

图2为本实用新型的高速DI采集模块的电路结构图;

图3为本实用新型的电压调节电路的电路结构图;

图4为本实用新型的ADC采集电路的部分电路结构图;

图5为本实用新型的ADC采集电路的另一部分电路结构图;

图6为本实用新型的LED反馈模块的电路结构图;

图7为本实用新型的RTC模块的电路结构图;

图8为本实用新型的存储模块的电路结构图;

图9为本实用新型的主控模块的电路结构图。

具体实施方式

下面,结合附图以及具体实施方式,对本实用新型做进一步描述:

本实用新型提供一种智能采集器,包括电源转换模块、高速DI 采集模块、ADC采集模块、通讯模块和主控模块,还可包括RTC模块和存储模块,电源转换模块用于将220V市电转换为3.3V直流电给高速DI采集模块、ADC采集模块、通讯模块和主控模块供电,通讯模块、高速DI采集模块和ADC采集模块均与主控模块连接,所述高速DI采集模块用于采集第一电压范围的电压信号,并转换为 3.3V的高低电平输出至主控模块,所述ADC采集模块用于第二电压范围的电压信号并转换为PWM信号输出至主控模块。

主控模块包括型号为STM32F103RX_64的中央处理器,如图9 所示。所述通讯模块包括以太网通讯模块和232\/485通讯模块。以太网通信采用RJ45网络传输,以TCP协议将数据上传到服务器当中。所述RTC模块包括型号为PCF8563的时钟芯片,该时钟芯片的串行时钟引脚和串行数据引线均与中央处理器连接。存储模块包括型号为 AT24C1024的存储芯片,所述存储芯片与中央处理器连接。

当系统上电以后,电源转换模块会将输入的220V 50HZ市电进行转换成为3.3V以为整个系统提供了电力驱动,当电力转换成功,且稳定后,LED反馈模块当中的系统电源反馈灯会长亮,如系统电源发生一定的波动或电源发生突变后,系统电源反馈灯也会跟随着发生改变。当中央处理器受电以后,将会进行一系列的初始化的动作,清空RTC的时钟缓存、清空数据存储模块中的临时待发数据、清空通讯模块的缓存数据,将通讯模块设置成为待空状态。所有LED模块中的将会进行一次闪亮后,全部进入到置空状态。当LED置空后,中央处理器将读取出数据存储模块当中的信息(配置信息、基础信息、数据逻辑处理信息),进行对系统的一个设置。

当系统初始化完成后,系统进入到数据采集与处理状态当中。中央处理器将会以5ms的轮循状态,读取高速DI采集电路所产生的电平与ADC采集电路所产生的电压信号,当信号进入到系统当中的时候,中央处理器会根据数据逻辑处理信息进行处理,会触发系统当中的计时器、逻辑运算、状态保存信息。当数据采集成功后,LED模块当中的信号采集反馈会出现长亮,其中DI模块的信号采集反馈会以高电平长亮,低电平会长暗。对于ADC模块来说,信号采集反馈是以是否触发条件来判断亮灭。数据处理完成后,将会以固定的格式进行存储到存储模块当中。

系统初始化完成后,通讯端口处于置空的状态下。等待发送与接收信息,当接收到外部信息后,将会进行对应的处理。接收的信息类型将会有:配置信息、基础信息、读取指令。当接收配置信息的时候,系统将会将配置信息上的IP、端口等存入到数据存储当中,然后系统会进行一次重新启动,启动后会根据该信息进行运动。当接收到基础信息后,将会对原有的数据进行替换。当接收到读取指令后,系统将会取出对应的数据进行给发送。

本实用新型采集器目的是采集设备的相关信号,特别是相关的信息要进行一定的逻辑处理并上传。

电源转换模块如图1所示,能应用于工业实际现场,将会使用现场的电源,工业现场的电源主要有两类:1.三相五线制2.单相三线制。在现场的电源上使用单相火线、零线形成220V采集供电电源,利用接地形成对采集的保护。

采集器获得现场220V后,经过线圈转换后,形成了15V,50HZ 的交流电源。利用4个1N5408的二极管对15V,50HZ的电源进行单通道过滤电流,使15V,50HZ的交流电的形成了直流电源,再经过431 稳压芯片对电压进行稳压处理,形成了5V(±0.2V),输出电流可达700mA。

经过转换出来的直流电源5V再经过2个100uf的电容滤波后,使用MIC5219芯片,将电源转换成为稳定的3.3V的直流电源, MIC5219是一种高峰值输出电流性能,极低脱落电压,输出3.3V电压的精度的高效率线性电压调节器。轻载时,回落电压典型值轻负载为10mV,满载时小于500mV。也具备500mA峰值输出额定值。该芯片能高效转化电源,为电路提供稳定可靠的电源。再经过多级的 104uf电容的过滤瑕疵波,再供给各大模块进行供电。

结合图2,高速DI采集模块包括多组DI采集电路,每一组所述 DI采集电路包括第一保险丝、第一二极管、第一瞬态二极管、第一电阻、第二电阻、第三电阻、第四电阻和光耦隔离器;所述第一保险丝的一端连接一接线端子的正极,第一保险丝的另一端连接第一二极管的正极,第一二极管的负极通过第一电阻连接至光耦隔离器的第一输入端,接线端子的负极通过第二电阻连接至光耦隔离器的第二输入端,瞬态抑制二极管的两端并联在第一二极管的负极与接线端子的负极之间,瞬态抑制二极管的第一输出端连接电源转换模块的输出端,瞬态抑制二极管的第二输出端通过第三电阻连接中央处理器;第四电阻的一端连接在第三电阻与瞬态抑制二极管的第二输出端之间,另一端接地。DI采集电路为四组。

第一保险丝包括FD1、FD2、FD3、FD4,第一二极管包括DIN1、 DIN2、DIN3、DIN4,第一瞬态二极管包括DB1、DB2、DB3、DB4,第一电阻包括RIN1、RIN3、RIN5、RIN7,第二电阻包括RIN2、RIN4、 RIN6、RIN8,第三电阻包括RD1、RD3、RD5、RD7,第四电阻包括RD2、RD4、RD6、RD8。光耦隔离器包括OT1、OT2、OT3、OT4。

将工业上的DI(0-24V)电平信号采集,采用了贴片自动恢复保险丝SMD0805-010、瞬态抑制二极管SMBJ24CA、光耦隔离器TLP181 保护式采集了电电平。实现对内部电路的保护与高速采集外部的DI。最后转换为3.3V的高低电平,将信号传送给镶入式ARMSTM32F103RX_64处理器。

现场工业信号上的电平信号通过DI+与DI-接入到采集器电路当中,首先经过自动恢复保险丝SMD0805-010保护。在正常操作下紧密地束缚在结晶状的结构外,构成链状导电电通路,此时的可恢复保险丝为低阻状态(a),线路上流经可恢复保险丝的电流所产生的热能小,不会改变晶体结构。当线路发生短路或过载时,流经可恢复保险丝的大电流产生的热量使聚合树脂融化,体积迅速增长,形成高阻状态 (b),工作电流迅速减小,从而对电路进行限制和保护,当电路接错时,SMD0805-010能实现短路形态形成保护。电信号经过SMD0805-010 后,将进入到由4007二极管、3.3K的电阻与一款低泄漏双向单元、=低电感、优良的钳位能力、600W的峰值功率能力在10×1000μ波形重复率(占空比):0.01%8、快速响应时间:从0伏特到最小击穿电压通常小于1.0ps、典型的最大温度系数ΔVbr=0.1%xVbr@25°CxΔT 的瞬态抑制二极管SMBJ24CA所组成的限流、限突变电流的电路。

电信号经过限流、限突变电流的电路后,将进入到光耦隔离保护电路当中,光耦隔离就是采用光耦合器进行隔离。光耦合器的结构相当于把发光二极管和光敏三极管封装在一起。光耦隔离电路使被隔离的两部分电路之间没有电的直接连接,主要是防止因有电的连接而引起的干扰,特别是低压的控制电路与外部高压电路之间。有效将所有的信号进行隔离,当外部信号大幅度进行变化的时候,内部电路始终保持输出0-3.3V这一区域。

整个高速DI采集模块,能实现层层保护与隔绝,有效对电路进行保护,高效地采集DI信号。

如图3至图5所示,ADC采集模块包括电压调节电路和若干组 ADC采集电路,所述电压调节电路用于将来自电源转换模块的电压转换为第一直流电和第二直流电,所述ADC采集电路包括第二保险丝,第五电阻、第六电阻、第七电阻、第二瞬态二极管、运算放大器、第一电容、第二二极管和第三二极管,所述第二保险丝的一端连接接线端子,第二保险丝的另一端、第五电阻的一端和瞬态二极管的一端均与运算放大器的第一同相输入端连接;第五电阻的另一端连接第一直流电;第一电容的一端连接运算放大器的第一同相输入端,另一端接地;第二二极管的正极和第三二极管的负极均与第一电容的一端连接,第二二极管的负极连接第二直流电,第三二极管的正极接地;运算放大器的第一反相输入端连接运算放大器的第一输出端,运算放大器的第一输出端通过第六电阻连接运算放大器的第二同相输入端,运算放大器的第二反相输入端连接运算放大器的第二输出端,运算放大器的第二输出端连接中央处理器;第七电阻的一端连接运算放大器的同相输入端,另一端接地。ADC采集电路为8组。

其中,第二保险丝包括图3中的F3、F4、F5、F6、F7、F8、F9、 F10,第五电阻包括电阻R4、R7、R10、R13、R16、R19、R22、R25,第六电阻包括电阻R5、R8、R11、R14、R17、R20、R23、R26,第七电阻包括R6、R9、R12、R15、R18、R21、R24、R27,第一电容包括电容C24、C25、C26、C27、C28、C29、C30、C31,第二瞬态二极管包括M1、M2、M3、M4、M5、M6、M7、M8,第二二极管和第三二极管组成开关二极管,开关二极管包括图3中的Q11、Q12、 Q13、Q14、Q15、Q16、Q17、Q18。

ADC采集电路将工业上的AI(0-20MA)信号采集,并且转换为 PWM信号,将信号给予镶入式中央处理器。

如图6所示,本实用新型还包括LED反馈模块,所述LED反馈模块包括第一LED电路和若干组第二LED电路,第一LED电路包括三极管、第八电阻、第九电阻和第一发光二极管;三极管的发射极连接电源转换模块的输出端,基极通过第八电阻连接中央处理器,集电极通过第九电阻连接第一发光二极管的正极,第一发光二极管的负极接地;每一组第二LED电阻均包括第二发光二极管、第十电阻,第十电阻的一端连接电源转换模块的输出端,第十电阻的另一端连接第二发光二极管的正极,第二发光二极管的负极连接中央处理器。

三极管为图4中Q20,其型号为SS8550。第八电阻为图中的电阻R88,第一发光二极管为A\/B。第二发光二极管包括LED1至LED8、 DI1至DI4、DO2、DO3以及PWR。第十电阻包括电阻R73至电阻 R89。

LED模块主要应用于信号采集反馈与、系统电源反馈、信息传递反馈,当Light-Emitting Diode作为信号采集反馈的时,UI、DI信号采集成功后,中央处理器会将对应的端口拉低,能实现与 Light-Emitting Diode上的正极3.3V,形成回路,触发出Light-Emitting Diode导通。当Light-Emitting Diode作为系统电源反馈时,当系统正常运行的时候,系统将会给Light-Emitting Diode输出3.3V的正极电源,可以实现出看电源正常的时候,Light-Emitting Diode能长亮。当 Light-Emitting Diode作为信息传递反馈,将信号发送端子TX接入一个SS8550三极管,实现将电路进行放大。从而控制3.3V进入到 Light-Emitting Diode的电流的请情况,当数据进行一帧一帧发送时, Light-Emitting Diode也会实现一闪一闪,实现从Light-Emitting Diode 上判别数据发送时否正常。

RTC模块具体电路结构如图7所示,RTC模块主要承担智能采集器的Real-TimeClock,Real-Time Clock是PC主板上的晶振及相关电路组成的时钟电路的生成脉冲。RTC经过PCF8563电路的变频产生一个频率较低一点的OS(系统)时钟TSC,系统时钟每一个cpu周期加一,系统时钟每次接受到一个脉冲后,系统当中的代码指令将会执行一条,每次系统时钟在系统初起时通过RTC初始化。RTC经过 PCF8563电路的变频产生一个频率较低一点的OS(系统)时钟TSC,系统时钟每一个cpu周期加一,系统时钟每次接受到一个脉冲后,系统当中的代码指令将会执行一条,每次系统时钟在系统初起时通过 RTC初始化。

存储模块具体电路如图8所示,主要采用AT24C1024存储芯片来存储数据,可以保存采集器当中的名称、上传、配置、逻辑设置,能实现断电保护的功能,将信息保存,能在下次开机的时候实现出。 AT24C1024存储芯片的操作电压为Vcc=2.7Vto5.5。内部组织是131,072*8位=1M的2线串行接口。具备双向数据传输协议。存储的时钟速率为400kHz(2.7V)和1MHz(5V)硬件写保护引脚和软件数据保护,快速处理能力能实现数据采集器的存储速度不会过快。存储的芯片的耐久力可达到写周期\/页100,000次。数据保留为40年。

AT24C1024提供1,048,567位的串行可电擦除和可编程只读存储器(EEPROM),它的每8位组成一个字节,共131,072个字节。该设备的级联功能允许多达2个设备共亨同一条2-线总线,应用必要的低功耗和低电压的操作。该器件可提供节省空间的8引脚PDIP,8 引脚有铅SOIC封装,8引脚无铅阵列和8引脚球状dBGA封装。上面具有SCL、SDA、A1、WriteProtection接口。控制主控芯片ARM STM32对数据的有效、有序进行存储到芯片当中。其中:1.串行时钟 (SCL):SCL的输入是在时钟的上升沿数据进入每个EEPROM设备和下降沿数据输出每个设备。2.串行数据(SDA):SDA引脚是双向串行数据传输的。这个引脚是漏极输出的,可以与其它的漏极开路或集电极开路的设备线或。3.A1引脚是设备的输入地址,它能够通过导线与不兼容的设备AT24C128\/256\/512连接。当A1通过硬件连接时,2个以上的1024K设备可以在同一条系统总路线上寻址(下面会详细谈论设备的地址选择)。如果A1悬空默认为0。4.写保护(WP):硬件写保护引脚是用来保护意外写操作访问全部的内存空间。写保护输入引脚接地,允许正常的写操作。如果WP接高电平至Vcc,禁止所有的写操作访问内存。综合上面所说RTC模块的时钟芯片的SCL 引脚、SDA引脚直接与中央处理器相连接,进行存储的保护。将A1 引脚、A2引脚、WP引脚进行拉低,接入接地端GND,屏蔽了总线型寻址方式。也关闭了,写入保护功能。

对本领域的技术人员来说,可根据以上描述的技术方案以及构思,做出其它各种相应的改变以及形变,而所有的这些改变以及形变都应该属于本实用新型权利要求的保护范围之内。

设计图

智能采集器论文和设计

相关信息详情

申请码:申请号:CN201920068486.0

申请日:2019-01-14

公开号:公开日:国家:CN

国家/省市:94(深圳)

授权编号:CN209118113U

授权时间:20190716

主分类号:G05B 19/042

专利分类号:G05B19/042

范畴分类:40E;

申请人:深圳灿态信息技术有限公司

第一申请人:深圳灿态信息技术有限公司

申请人地址:518000 广东省深圳市龙华区龙华街道清华社区清龙路6号港之龙科技园I栋201

发明人:宋勇华

第一发明人:宋勇华

当前权利人:深圳灿态信息技术有限公司

代理人:代春兰

代理机构:44555

代理机构编号:深圳市鼎泰正和知识产权代理事务所(普通合伙) 44555

优先权:关键词:当前状态:审核中

类型名称:外观设计

标签:;  ;  ;  ;  ;  

智能采集器论文和设计-宋勇华
下载Doc文档

猜你喜欢