导读:本文包含了加法器论文开题报告文献综述、选题提纲参考文献，主要关键词:加法器,近似,算法,逻辑,前导,神经网络,浮点。
加法器论文文献综述写法
曲航,刘德州,周海力,侯兴华[1]（2019）在《基于混合SETMOS结构的超前进位加法器》一文中研究指出通过混合SETMOS电路设计来代替环境适应性不高的纯单电子晶体管电路,并在此基础上构建了一种新的混合超前进位加法器。首先利用SETMOS生成几种基础逻辑门,进而基于超前进位加法器的原理组合这些门,通过软件仿真验证最终生成的纳电级加法器电路的效果并将其与微电级的MOS电路进行比较。测试结果证明新的混合SETMOS结构超前进位加法器在正常室温环境下成功实现加法器功能的同时,能够缩小尺寸、功耗与运算时间,从而使得纳米电子逻辑电路初步具备应用于生产实践中的条件。(本文来源于《电子制作》期刊2019年17期）
孟锐[2]（2019）在《基于FPGA的浮点运算加法器的研究》一文中研究指出浮点运算的应用领域越来越广泛,对其运算速度的要求也在不断提高。本文通过介绍浮点单精度和双精度数据在计算机内的表示方式,分析了在提高其运算速度方面的相关技术,例如指数比较中的对数复杂度比较器、two-path算法和前导零预测电路,通过在FPGA上的仿真验证了其可行性。(本文来源于《电脑知识与技术》期刊2019年24期）
杨丹阳,杨萱,陈韬,戴紫彬,李伟[3]（2019）在《基于Kogge-Stone加法器改进的双域模乘器》一文中研究指出模乘作为椭圆曲线公钥密码算法的核心运算,调用频率最高,提高其运算速度对于提高椭圆曲线密码处理器的性能具有重要意义。基于Kogge-Stone加法结构,结合可重构技术,实现一种能够同时支持素数域GF(p)和二元域GF(2~m)上模乘运算的双域模乘器,并对模块进行合理复用,节省硬件资源。用Verilog VHDL语言对该模乘器进行RTL级描述,并采用0.18μm CMOS工艺标准单元库进行逻辑综合。实验结果表明,该双域模乘器的最大时钟频率为476 MHz,占用硬件资源66 518 gates,实现256位的模乘运算仅需0.27μs。(本文来源于《电子技术应用》期刊2019年08期）
[4]（2019）在《帕斯卡和他的加法器》一文中研究指出"人只不过是一根芦苇,是自然界最脆弱的东西,但人也是一根有思想的芦苇."这是帕斯卡(Pascal)说过的一句名言.流年似水,逝者如斯,就在全世界都在为这个给我们星球带来斑斓色彩和奇妙变化的"世纪明星"——电脑所感叹的时候,是否还有人记得他——布莱斯?帕斯卡和他的加法器?幼年·出露头角在帕斯卡叁岁的时候,他们举家迁往巴黎.他的父亲艾基纳是克勒蒙城法庭庭长,和当时社会上的科学(本文来源于《语数外学习(高中版上旬)》期刊2019年08期）
陈光红[5]（2019）在《基于QuartusⅡ的加法器的教学探讨》一文中研究指出以加法器为项目载体,探讨了传统的教学方法和将《数字电子技术》与《EDA技术》课程整合后的教学思路,整合后借助于EDA软件QUARTUSⅡ,对半加器、全加器、四位加法器进行编辑、编译、仿真、编程、电路测试等,使学生对加法器的原理、应用等理解更完整、具体、深刻。(本文来源于《课程教育研究》期刊2019年17期）
张爱华[6]（2018）在《用于加法器的功耗延迟积优化混合进位算法》一文中研究指出为了实现高性能的加法器,提出了面向功耗延迟积(PDP)优化的混合进位算法。该算法能快速搜索加法器的混合进位,以优化PDP。采用超前进位算法和行波进位算法交替混合,兼具超前进位算法速度快和行波进位算法功耗低的特点。该算法采用C语言实现并编译,结果应用于MCNC Benchmark电路,进行判定测试。与应用叁种传统算法的加法器相比,应用该算法的加法器在位数为8位、16位、32位和64位时,PDP改进量分别为40.0%、70.6%、85.6%和92.9%。(本文来源于《微电子学》期刊2018年06期）
吴成均,单伟伟[7]（2018）在《面向神经网络加速器的近似加法器的电路设计》一文中研究指出近似计算单元以一定的计算误差换取更低功耗,近年来在神经网络加速器中得到应用。本文通过研究不同近似加法器的误差特性、在典型神经网络应用中的结果以及功耗节省情况,对神经网络加速器进行最优近似设计。首先利用MATLAB对近似加法器建立数学模型,分析平均误差距离等误差特性,用HSPICE设计电路进行功耗仿真,为近似加法器在神经网络上的应用提供指导原则。用Python搭建多层感知机和卷积神经网络,设计两层结构的近似加法器算法模型,替换网络中的精确加法器,研究不同误差特性、不同近似位宽的加法器对神经网络各个指标的影响。研究表明,平均误差小的近似加法器对输出质量影响小,且近似位宽存在阈值,超过阈值会导致输出质量骤降,同时近似加法器能大幅降低计算功耗,而通过提出的输出质量—功耗收益可以找到整体收益最高的设计。本文提出的方法能高效系统地为神经网络加速器进行最优的近似设计。(本文来源于《航空科学技术》期刊2018年11期）
欧阳励行[8]（2018）在《任意长度加法器的设计与分析》一文中研究指出加法器是电子电路中的常用部件,广泛应用于各种运算系统。文章通过对加法器基本原理的分析及对1、2比特加法器的逻辑实现,推导出用低位加法器实现高位加法器的递推实现模型,由此提出了任意长度通用加法器的实现方法。(本文来源于《中国高新科技》期刊2018年21期）
王保坤,班恬[9]（2018）在《一种混合结构的新型近似加法器》一文中研究指出近似计算是超大规模集成电路(very large scale integration circuit,VLSI)设计与测试的新型设计方式。基于近似的思想,运算电路通过适当地牺牲运算精度来提高容错应用系统的性能。本文提出了一种具有混合结构的新型近似加法器,它可以产生不同精度的运算结果。本文对该加法器利用28纳米的全耗尽绝缘体上硅(fully-depleted silicon-on-insulator,FD-SOI)的工艺技术进行了电路综合。实验结果表明它的平均误差距离(mean error distance)优于其他近似加法器设计。相对于行波进位加法器(ripple carry adder,RCA),该近似加法器的速度比其快1.35倍,功耗也节约了16%。最后,本文通过该近似加法器在DCT/IDCT程序中的运用证明了其实际应用价值。(本文来源于《电子设计工程》期刊2018年18期）
姚茂群,周传鑫[10]（2018）在《基于阈算术代数系统的电流型BiCMOS多值加法器设计》一文中研究指出通过分析电流型BiCMOS电路特点,并以和图为阈算术函数的图形表示,设计出基于阈算术代数系统的电流型BiCMOS多值加法器.通过设计实例,阐述了运用和图将逻辑函数转化为阈算术函数的电流型BiCMOS多值加法器设计方法.HSPICE模拟结果表明,所设计的电路具有正确的逻辑功能和良好的瞬态特性.该电路设计不仅使得阈算术代数系统设计的研究得到进一步的完善,而且使得多值加法器的设计更加简单、直观有效,在性能上也得到优化.(本文来源于《杭州师范大学学报(自然科学版)》期刊2018年05期）
加法器论文开题报告范文
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
浮点运算的应用领域越来越广泛,对其运算速度的要求也在不断提高。本文通过介绍浮点单精度和双精度数据在计算机内的表示方式,分析了在提高其运算速度方面的相关技术,例如指数比较中的对数复杂度比较器、two-path算法和前导零预测电路,通过在FPGA上的仿真验证了其可行性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
加法器论文参考文献
[1].曲航,刘德州,周海力,侯兴华.基于混合SETMOS结构的超前进位加法器[J].电子制作.2019
[2].孟锐.基于FPGA的浮点运算加法器的研究[J].电脑知识与技术.2019
[3].杨丹阳,杨萱,陈韬,戴紫彬,李伟.基于Kogge-Stone加法器改进的双域模乘器[J].电子技术应用.2019
[4]..帕斯卡和他的加法器[J].语数外学习(高中版上旬).2019
[5].陈光红.基于QuartusⅡ的加法器的教学探讨[J].课程教育研究.2019
[6].张爱华.用于加法器的功耗延迟积优化混合进位算法[J].微电子学.2018
[7].吴成均,单伟伟.面向神经网络加速器的近似加法器的电路设计[J].航空科学技术.2018
[8].欧阳励行.任意长度加法器的设计与分析[J].中国高新科技.2018
[9].王保坤,班恬.一种混合结构的新型近似加法器[J].电子设计工程.2018
[10].姚茂群,周传鑫.基于阈算术代数系统的电流型BiCMOS多值加法器设计[J].杭州师范大学学报(自然科学版).2018