全文摘要
本申请提供了一种SoC系统，其中包括：现场可编程门阵列FPGA，微控制单元MCU，所述MCU包括：特殊功能寄存器SFR单元；MCU与FPGA连接，用于将SFR单元中的空余地址映射到FPGA中，在FPGA中扩展出SFR。本申请通过增加FPGA，利用FPGA的可编程的原理，将SFR单元中空余地址映射到FPGA中，在FPGA中构成一个新的可用的SFR，扩展了MCU系统中SFR的个数和功能，实现了SoC系统根据实际应用需求来扩展SFR，同时使SoC系统的编程和控制功能更强、更灵活。
主设计要求
1.一种SoC系统，其特征在于，包括：现场可编程门阵列FPGA，微控制单元MCU，所述MCU包括：特殊功能寄存器SFR单元；所述MCU与所述FPGA连接，用于将所述SFR单元中的空余地址映射到所述FPGA中，在所述FPGA中扩展出SFR。
设计方案
1.一种SoC系统，其特征在于，包括：
现场可编程门阵列FPGA，
微控制单元MCU，所述MCU包括：特殊功能寄存器SFR单元；
所述MCU与所述FPGA连接，用于将所述SFR单元中的空余地址映射到所述FPGA中，在所述FPGA中扩展出SFR。
2.根据权利要求1所述的SoC系统，其特征在于，所述MCU通过专用总线和所述SFR连接，所述MCU对所述SFR进行写操作。
3.根据权利要求1所述的SoC系统，其特征在于，所述MCU通过专用总线和所述SFR连接，所述MCU对所述SFR进行读操作。
4.根据权利要求2或3所述的SoC系统，其特征在于，所述专用总线包括地址总线和数据总线，所述地址总线用于将所述MCU进行存储或读取的数据的地址信息发送给所述SFR，所述数据总线用于将所述MCU中存储的数据发送给所述SFR或将所述SFR中读取的数据发送给所述MCU。
设计说明书
技术领域
本实用新型涉及计算机存储技术，尤其涉及一种SoC系统。
背景技术
随着计算机技术的发展，微控制单元(Microcontroller Unit，MCU)得到了迅猛的发展。在MCU系统中，特殊功能寄存器(Special Function Register，SFR)是MCU系统中各功能部件对应的寄存器，用于动态存放计算机运行过程的一些状态信息，并根据状态信息用于控制与管理MCU系统的算术逻辑部件、并串行I\/O口、Timer\/counter中断系统等功能。如在P0-P3端口中，定时\/计数器T0、T1、TMOD、TCON、PCON、SCON、PSW、IE、A、B、IP等等都是SFR。
SFR是MCU系统中最具有特殊的部分，现有片上系统(System on Chip，SoC)功能的增加和扩展几乎都是通过增加SFR来实现的。所以SFR越多，编程和控制功能越强、越灵活，但随着SFR的增多，所需要硬资源也越多，这样就增加了成本。
对于一般SoC来说，设计时会根据需要来确定SFR的个数，这样把MCU系统中SFR的个数和功能固定下来，就不能灵活的根据实际应用需求来扩展SFR，因此就不能实现别的功能。
实用新型内容
为了解决上述问题，本实用新型提供了一种SoC系统。
一种SoC系统，包括现场可编程门阵列FPGA，微控制单元MCU，所述MCU包括：特殊功能寄存器SFR单元；所述MCU与所述FPGA连接，用于将所述SFR单元中的空余地址映射到所述FPGA中，在所述FPGA中扩展出SFR。
在一种可能的实施方式中，所述MCU通过专用总线和所述SFR连接，所述MCU对所述SFR进行写操作。
在一种可能的实施方式中，所述MCU通过专用总线和所述SFR连接，所述MCU对所述SFR进行读操作。
在一种可能的实施方式中，所述专用总线包括地址总线和数据总线，所述地址总线用于将所述MCU进行存储或读取的数据的地址信息发送给所述SFR，所述数据总线用于将所述MCU中存储的数据发送给所述SFR或将所述SFR中读取的数据发送给所述MCU。
本申请通过增加FPGA，利用FPGA的可编程的原理，将SFR单元中空余地址映射到FPGA中，在FPGA中构成一个新的可用的SFR，扩展了MCU系统中SFR的个数和功能，实现了SoC系统根据实际应用需求来扩展SFR，同时使SoC系统的编程和控制功能更强、更灵活。
附图说明
下面对实施例或现有技术描述中所需使用的附图作简单地介绍。
图1为本申请实施例提供的一种SoC系统的结构示意图；
图2为本申请实施例提供的MCU进行读\/写操作的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
需要说明的是，本实用新型实施例以8051单片机为例，但不仅限于8051单片机，可以为任意所适用的MCU。
现有的8051单片机有4KB的程序存储单元，其地址为0000H-0FFFH。其中从80H-FFH地址单元(也是128个字节)为SFR单元，内部数据存储区最多存放128个SFR。而8051单片机中可用的21个SFR是不连续地分布在128个字节的SFR单元中，对于其它空余的地址中的SFR用户是不能进行读写的。
本申请为了扩展现有的8051单片机中的SFR单元中空余的地址，提出了如图1所示的一种SoC系统，其包括：微控制单元MCU和现场可编程门阵列FPGA，其中，微控制单元MCU包括SFR单元，所述MCU和FPGA相连接。
现场可编程逻辑门阵列FPGA是在可编程阵列逻辑、通用阵列逻辑、复杂可编程逻辑器件等可编程器件的基础上进一步发展的产物。它是作为专用集成电路ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA有着规整的内部逻辑阵列和丰富的连线资源，其可编程性和高绕通性，能够非常灵活且方便地帮助用户分配外设管脚，最大程度地适应不同用户的不同的应用场景。
SFR单元是用于控制、选择、管理、存放单片机内部各部分的工作方式、条件、状态和结果的寄存器单元。对于SFR单元中SFR来说，不同的SFR管理不同的硬件模块，负责不同的功能。
本申请通过增加FPGA，利用FPGA的可编程的原理，将SFR单元中空余地址映射到FPGA中，构成一个新的可用的SFR。其中这个新SFR是由SFR单元映射的空余地址和FPGA构成。这样SFR单元中该空余地址可进行读\/写操作。
由此扩展了MCU系统中SFR的个数和功能，实现了SoC系统根据实际应用需求来扩展SFR，同时使SoC系统的编程和控制功能更强、更灵活。
图2为本申请实施例提供的MCU进行读\/写操作的示意图。如图2所示，在本申请SoC系统中，MCU进行写操作的具体过程中：
首先，MCU将进行数据存储时，根据SFR单元中的可用空余地址，为将要存储的数据配置存储地址，然后通过地址总线将存储的数据的地址信息发送给FPGA，同时MCU通过数据总线，将数据发送给FPGA。
然后，FPGA接收到地址信息和MCU发送的数据后，将MCU发送的数据存储到FPGA中对应的映射地址构成的新SFR中。
最后，待FPGA存储完毕后，发送ACK信息给MCU，以告知写操作完成。
其中，ACK信息包括有数据存储在FPGA中的地址信息，以用于MCU进行读取。
在本申请SoC系统中，MCU进行读操作的具体过程中：
首先，MCU将进行读取数据时，根据ACK中数据存储在FPGA中的地址信息，通过地址总线发送数据\/程序的地址信息给FPGA，同时发送读取指令给FPGA。
然后，FPGA接收到数据的地址信息和读取指令后，根据地址信息，将FPGA中对应的映射地址构成的新SFR中存储有MCU所要读取的数据通过数据总线发送给MCU。
最后，待FPGA读取完毕后，发送ACK信息给MCU，以告知读操作完成。
其中，ACK信息包括有对应的存储数据的FPGA中对应的映射地址构成的新SFR的地址为空白，可用于数据的存储。
本申请通过增加FPGA，在FPGA中构成一个新的可用的SFR，MCU可以通过新的SFR对额外的数据进行存储和读取，以实现执行额外功能，使SoC系统的编程和控制功能更强、更灵活。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
设计图
相关信息详情
申请码:申请号:CN201920122643.1
申请日:2019-01-24
公开号:公开日:国家:CN
国家/省市:94(深圳)
授权编号:CN209168104U
授权时间:20190726
主分类号:G06F 15/78
专利分类号:G06F15/78
范畴分类:40A;
申请人:京微齐力（深圳）科技有限公司
第一申请人:京微齐力（深圳）科技有限公司
申请人地址:518057 广东省深圳市南山区粤海街道沙河西路1819号深圳湾科技生态园5栋A座1110
发明人:周清睿;王海力
第一发明人:周清睿
当前权利人:京微齐力（深圳）科技有限公司
代理人:陈霁
代理机构:11309
代理机构编号:北京亿腾知识产权代理事务所
优先权:关键词:当前状态:审核中
类型名称:外观设计