状态机的模块化设计

论文摘要

针对不同状态机的状态分配及功能输出不同,提出一种归一化的系统设计方法,通过中规模集成器件设计状态机中组合逻辑部分,集成计数器设计时序逻辑部分,设计过程清晰且可移植性高。并以四进制加法计数器和减法计数器为例,详细阐述了设计方法,通过QuartusⅡ软件进行了仿真和实测实验。研究结果显示,采用系统化设计方法的结果与采用传统触发器方法设计的结果完全一致,从而验证了该方法的有效性。

论文目录

• 1 状态机理论
•   1.1 有限状态机分类
•   1.2 有限状态机的描述方法
•   1.3 有限状态机的设计方法
• 2 状态机的设计流程
•   2.1 常规状态机的设计
•   2.2 状态机的模块化思想设计流程
• 3 时序逻辑电路的传统设计方法与模块设计方法的比较
• 4 结论

文章来源

类型: 期刊论文

作者: 石惠敏,方振国,陈建国,董坤,胡锋

关键词: 时序逻辑电路,状态机,语言,模块化设计

来源: 长春师范大学学报 2019年12期

年度: 2019

分类: 社会科学Ⅱ辑,信息科技

专业: 无线电电子学

单位: 淮北师范大学物理与电子信息学院

基金: 安徽省质量工程项目“通信工程专业综合改革试点”(2016zy109),安徽省质量工程项目“新工科背景下多学科交叉的创新人才培养模式探索与实践”(2017jyxm0210),安徽省质量工程项目“电子信息工程省级示范教研室”(2018jyssf036)

分类号: TN791

页码: 24-29

总页数: 6

文件大小: 977K

下载量: 87