全文摘要
本实用新型公开了一种多功能复用接口电路，可实现ASIC\/SoC\/FPGA端接口多功能复用，有效减少IO口数量。该电路包括寄存器模块、数据通路管理模块和IO复用模块，所述寄存器模块分别与数据通路管理模块和IO复用模块连接，所述数据通路管理模块和IO复用模块之间连接有FIFO主模块、FIFO从模块、SRAM主模块和ADMUX主模块。
主设计要求
1.一种多功能复用接口电路，其特征是，包括寄存器模块、数据通路管理模块和IO复用模块，所述寄存器模块分别与数据通路管理模块和IO复用模块连接，所述数据通路管理模块和IO复用模块之间连接有FIFO主模块、FIFO从模块、SRAM主模块和ADMUX主模块。
设计方案
1.一种多功能复用接口电路，其特征是，包括寄存器模块、数据通路管理模块和IO复用模块，所述寄存器模块分别与数据通路管理模块和IO复用模块连接，所述数据通路管理模块和IO复用模块之间连接有FIFO主模块、FIFO从模块、SRAM主模块和ADMUX主模块。
2.根据权利要求1所述的多功能复用接口电路，其特征是，所述IO复用模块还连接IO接口。
3.根据权利要求1所述的多功能复用接口电路，其特征是，所述寄存器模块还连接AHB从配置端口。
4.根据权利要求1所述的多功能复用接口电路，其特征是，所述数据通路管理模块还连接AHB从数据端口和AXI从数据端口。
5.根据权利要求1所述的多功能复用接口电路，其特征是，所述寄存器模块为配置寄存器。
6.根据权利要求1所述的多功能复用接口电路，其特征是，所述数据通路管理模块为逻辑状态机。
7.根据权利要求1所述的多功能复用接口电路，其特征是，所述IO复用模块为复用逻辑电路。
设计说明书
技术领域
本公开涉及一种多功能复用接口电路。
背景技术
ASIC是Application Specific Integrated Circuit的英文缩写，SoC是Systemon Chip的缩写，ASIC和SoC是集成电路领域对不用应用种类芯片的称呼。ASIC一般是指专用芯片，SoC一般指系统芯片。FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是可编程器件发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
现有的ASIC\/SoC\/FPGA等芯片IO数量较多，接口无法复用，因此，如何设计扩展ASIC\/SoC\/FPGA等芯片外部应用的接口电路，仍是待解决的技术问题。
实用新型内容
为了克服上述现有技术的不足，本公开提供了一种多功能复用接口电路，可实现ASIC\/SoC\/FPGA端接口多功能复用，有效减少IO口数量。
本实用新型所采用的技术方案是：
一种多功能复用接口电路，该电路包括寄存器模块、数据通路管理模块和IO复用模块，所述寄存器模块分别与数据通路管理模块和IO复用模块连接，所述数据通路管理模块和IO复用模块之间连接有FIFO主模块、FIFO从模块、SRAM主模块和ADMUX主模块。
进一步的，所述IO复用模块还连接IO接口。
进一步的，所述寄存器模块还连接AHB从配置端口。
进一步的，所述数据通路管理模块还连接AHB从数据端口和AXI从数据端口。
进一步的，所述寄存器模块为配置寄存器。
进一步的，所述数据通路管理模块为逻辑状态机。
进一步的，所述IO复用模块为复用逻辑电路。
与现有技术相比，本实用新型的有益效果是：
(1)本公开可实现ASIC\/SoC\/FPGA端接口多功能复用，应用扩展灵活；
(2)本公开有效减少IO口数量；
(3)本公开同时支持AHB\/AXI总线，可支持轮询仲裁传输。
附图说明
图1是多功能复用接口电路的结构图。
具体实施方式
下面结合附图对本实用新型进一步说明。
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和\/或“包括”时，其指明存在特征、步骤、操作、器件、组件和\/或它们的组合。
在本实用新型中，术语如“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“侧”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，只是为了便于叙述本实用新型各部件或元件结构关系而确定的关系词，并非特指本实用新型中任一部件或元件，不能理解为对本实用新型的限制。
本实用新型中，术语如“固接”、“相连”、“连接”等应做广义理解，表示可以是固定连接，也可以是一体地连接或可拆卸连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的相关科研或技术人员，可以根据具体情况确定上述术语在本实用新型中的具体含义，不能理解为对本实用新型的限制。
本实用新型提供了一种多功能复用接口电路，用于ASIC\/SoC\/FPGA等芯片外挂不同器件，实现扩展外部应用的目的。
如图1所示，所述多功能复用接口电路包括寄存器模块、数据通路管理模块、FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块和IO复用模块，所述寄存器模块、FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块分别与数据通路管理模块、IO复用模块连接，所述IO复用模块还分别连接FIFO主接口、FIFO从接口等IO接口，所述寄存器模块还连接AHB从配置端口，所述数据通路管理模块还连接AHB从数据端口和AXI从数据端口，所述AHB从配置端口与CPU连接。其中：
所述寄存器模块分别与数据通路管理模块、IO复用模块连接，用于实现CPU对多功能复用接口电路的配置。
所述FIFO主模块分别与数据通路管理模块、IO复用模块连接，用于接收数据通路管理模块发送的读写指令，通过IO复用模块实现FIFO主接口对外部FIFO从设备的读写控制。
所述FIFO从模块分别与数据通路管理模块、IO复用模块连接，用于接收数据通路管理模块发送的读写指令，通过IO复用模块实现FIFO从接口对外部FIFO主设备的读写响应。
所述ADMUX主模块和ADMUX从模块分别与数据通路管理模块、IO复用模块连接，用于接收数据通路管理模块发送的读写指令，实现对ADMUX颗粒的读写操作。
所述IO复用模块与寄存器模块连接，用于获取寄存器模块的配置信号；所述IO复用模块还与FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块连接，用于根据寄存器模块的配置信号，对FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块实现复用选择；所述IO复用模块还连接FIFO主接口、FIFO从接口等IO接口，用于实现FIFO主接口对外部FIFO主设备的读写响应以及FIFO从接口对外部FIFO主设备的读写响应。
所述数据通路管理模块的输入端连接AHB从数据端口、AXI从数据端口；输出端连接FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块，用于对AHB从数据端口和AXI从数据端口的读写进行仲裁响应，并分配到FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块，是整个多功能复用模块的传输中枢。
在本实施例中，所述寄存器模块为配置寄存器，用于存放CPU的配置信息；所述数据通路管理模块为逻辑状态机，用于决定当前执行AHB端口或者AXI端口的操作；所述IO复用模块为复用逻辑电路，用于选择当前哪个功能子模块占用IO口资源。
在本实施例中，所述FIFO主模块和FIFO从模块分别为FIFO存储器，所述SRAM主模块为静态随机存取存储器；所述ADMUX主模块为多路复用器选择寄存器。
本实用新型提出的多功能复用接口电路使用时，CPU通过寄存器模块对该功能复用接口电路进行配置，IO复用模块获取寄存器模块的配置信号，对FIF主模块、FIFO从模块、SRAM主模块、ADMUX主模块进行复用选择；数据通路管理模块获取AHB从数据端口和AXI从数据端口的读写指令，并分配到FIFO主模块、FIFO从模块、SRAM主模块、ADMUX主模块，通过IO复用模块实现FIFO主接口对外部FIFO从设备的读写控制，FIFO从接口对外部FIFO主设备的读写响应，以及ADMUX颗粒的读写操作。
上述虽然结合附图对本实用新型的具体实施方式进行了描述，但并非对本实用新型保护范围的限制，所属领域技术人员应该明白，在本实用新型的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本实用新型的保护范围以内。
设计图
相关信息详情
申请码:申请号:CN201822272635.3
申请日:2018-12-29
公开号:公开日:国家:CN
国家/省市:95(青岛)
授权编号:CN209055942U
授权时间:20190702
主分类号:G06F 13/40
专利分类号:G06F13/40
范畴分类:40B;
申请人:青岛方寸微电子科技有限公司
第一申请人:青岛方寸微电子科技有限公司
申请人地址:266111 山东省青岛市高新区新业路31号远创国际蓝湾创意园A区5号楼-1
发明人:张洪柳;郭勇;于秀龙
第一发明人:张洪柳
当前权利人:青岛方寸微电子科技有限公司
代理人:李琳
代理机构:37221
代理机构编号:济南圣达知识产权代理有限公司
优先权:关键词:当前状态:审核中
类型名称:外观设计